CN103035486A - 同时填充及平坦化不同尺寸深沟槽的方法 - Google Patents

同时填充及平坦化不同尺寸深沟槽的方法 Download PDF

Info

Publication number
CN103035486A
CN103035486A CN2012103679053A CN201210367905A CN103035486A CN 103035486 A CN103035486 A CN 103035486A CN 2012103679053 A CN2012103679053 A CN 2012103679053A CN 201210367905 A CN201210367905 A CN 201210367905A CN 103035486 A CN103035486 A CN 103035486A
Authority
CN
China
Prior art keywords
deep trench
film
oxide
filling
different size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103679053A
Other languages
English (en)
Other versions
CN103035486B (zh
Inventor
刘继全
钱志刚
成鑫华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201210367905.3A priority Critical patent/CN103035486B/zh
Publication of CN103035486A publication Critical patent/CN103035486A/zh
Application granted granted Critical
Publication of CN103035486B publication Critical patent/CN103035486B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种同时填充及平坦化不同尺寸深沟槽的方法，包括以下步骤：步骤一、在硅基板上淀积一层或数层氧化膜或氮化膜的组合体，作为阻挡层；步骤二、淀积光刻胶，显影后刻蚀氧化膜或氮化膜的组合体，露出后续流程需要刻蚀深沟槽的硅衬底；步骤三、去除光刻胶，然后利用氧化膜或氮化膜的组合体作为阻挡层，刻蚀出具有不同深宽比的深沟槽的图形；步骤四、在硅片上淀积一层台阶覆盖能力较好的氧化膜；步骤五、通过化学机械研磨的方式将位于阻挡层上方的氧化膜研磨去除，从而降低深沟槽的深宽比；步骤六、进行连续几轮的氧化膜淀积和化学机械研磨，直至将不同尺寸的深沟槽均填满。本发明可以降低大高宽比的深沟槽的填充难度，同时又可保证大开口的沟槽里的填充物不被去除，工艺简单，效果明显。

Description

同时填充及平坦化不同尺寸深沟槽的方法
技术领域
本发明涉及一种半导体集成电路中半导体工艺方法。 
背景技术
在现今的半导体应用中已出现了越来越多的需使用深沟槽结构来实现功能的器件，而对于一些特殊器件，如光分路器等，会在硅片上同时存在一些开口尺寸不一的深沟槽，开口尺寸从0.8微米到100微米，深度从2微米至10微米。高宽比变化很大，从0.02到12.5。此类器件的不同尺寸的深沟槽不但需要将其填充完满，不留空洞，而且由于填充薄膜较传统工艺更厚，从2微米~5微米不等，会使用化学机械研磨的方式来保证开不等口尺寸不等的深沟槽的面内填充均一性。因此，对于薄膜沉积和化学机械研磨，都会具有较大的挑战和难度。 
传统方法是采用化学气相沉积（CVD）的方式将沟槽填满，若深宽比较大，会采用回刻的方式（etch back）将沟槽顶部的开口放大，然后继续填充，但是对于大开口的深沟槽，则会导致底部同时被刻蚀，因此导致无法填充大开口沟槽。 
发明内容
本发明所要解决的技术问题是提供一种同时填充及平坦化不同尺寸深沟槽的方法，它可以降低大高宽比的深沟槽的填充难度，同时又可保证大开口的沟槽里的填充物不被去除，工艺简单，效果明显。 
为了解决以上技术问题，本发明提供了一种同时填充及平坦化不同尺寸深沟槽的方法，包括以下步骤：步骤一、在硅基板上淀积一层或数层氧化膜或氮 化膜的组合体，作为阻挡层；步骤二、淀积光刻胶，显影后刻蚀氧化膜或氮化膜的组合体，露出后续流程需要刻蚀深沟槽的硅衬底；步骤三、去除光刻胶，然后利用氧化膜或氮化膜的组合体作为阻挡层，刻蚀出具有不同深宽比的深沟槽的图形；步骤四、在硅片上淀积一层台阶覆盖能力较好的氧化膜；步骤五、通过化学机械研磨的方式将位于阻挡层上方的氧化膜研磨去除，从而降低深沟槽的深宽比；步骤六、进行连续几轮的氧化膜淀积和化学机械研磨，直至将不同尺寸的深沟槽均填满。 
本发明的有益效果在于：可以降低大高宽比的深沟槽的填充难度，同时又可保证大开口的沟槽里的填充物不被去除，工艺简单，效果明显。 
步骤一中，所述氧化膜和/或氮化膜的厚度为1000~5000埃，其采用LPCVD工艺、或PECVD工艺淀积。 
步骤二中，所述氧化膜或氮化膜刻蚀宽度为1～100微米；深度以硅损失小于100埃为优选，所述方法采用干法或湿法刻蚀工艺。 
步骤三中，深沟槽由干法刻蚀方法产生，深度为0~10微米，尺寸为1~100微米。 
步骤四中，所述深沟槽的填充采用常压或低压化学气相淀积生长工艺，生长厚度为1000~10000埃，一般填充厚度为深沟槽深度的1/2到1/5，优选1/3。 
步骤五中，化学机械研磨所使用的研磨液为前步淀积的氧化膜相对阻挡层具有高选择比的研磨液。 
步骤六中，所述氧化膜厚度为1000~10000A，膜质与生长方式可以与步骤四所述氧化膜相同，亦可不同，优选翘曲度与步骤四中相反的膜质。 
步骤六中，后续的氧化膜淀积和化学机械研磨的轮次为2～10次，以实际 开口尺寸以及厚度淀积的能力为判断标准。 
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。 
图1是硅衬底示意图； 
图2是在硅衬底上淀积阻挡层的示意图； 
图3是在阻挡层上淀积光阻的示意图； 
图4是曝光步骤的示意图； 
图5是显影后刻蚀阻挡层的示意图； 
图6是刻蚀处开口大小不一的深沟槽的示意图； 
图7是在深沟槽中填充氧化物的示意图； 
图8是化学机械研磨将小开口沟槽深宽比降低的示意图； 
图9是进行第二甚至第三轮的填充，直至将沟槽填满的示意图。 
附图标记说明： 
1为硅衬底，2为氧化物或氮化物的组合体所构成的阻挡层,3为光阻（PR），4为填充沟槽的氧化物 
具体实施方式
本发明采用了一种新型的工艺流程，即在硅衬底上先淀积一层氧化膜和氮化膜的组合来作为阻挡层（hardmask），然后通过光刻和刻蚀形成深沟槽之后，先填充一层台阶覆盖能力较好的氧化层，然后用化学机械研磨的方式将位于阻挡层上方的氧化膜去除，如此可以有效降低深沟槽的高宽比，然后再进行后续轮次的淀积和研磨，直至将深沟槽填满。该方法不仅可以降低大高宽比的深沟槽的填充难度，同时又可保证大开口的沟槽里的填充物不被去除，工艺简单，效果明显。 
该方法不仅可以降低大高宽比的深沟槽的填充难度，同时又可保证大开口的沟槽里的填充物不被去除，工艺实现简单，效果明显。 
如图1、2所示，在硅衬底上淀积一层氧化膜和/或氮化膜作为阻挡层，厚度为1000~5000埃，其采用LPCVD工艺、或PECVD工艺淀积。 
如图3至图5所示，通过曝光和显影后，将阻挡层氧化膜或/和氮化膜刻蚀，宽度为1～100微米；深度以硅损失小于100埃为优选。 
如图6所示，去除光阻后，以氧化膜或/和氮化膜作为阻挡层，刻蚀出开口大小不等的深沟槽，深沟槽由干法刻蚀方法产生，深度为0~10微米左右，尺寸为1~100微米。 
如图7所示，淀积一层台阶覆盖能力较好的氧化膜；其厚度为深沟槽深度的1/2。 
如图8所示，通过化学机械研磨的方式将位于阻挡层上方的氧化膜研磨去除，从而降低小尺寸深沟槽的深宽比，同时保证大开口尺寸的深沟槽的底部氧化膜不会损失。 
如图9所示，继续以氧化物填充深沟槽，氧化膜厚度为1000~10000埃，膜质与生长方式可以与图7所述氧化膜相同，亦可不同。直至将深沟槽填满。 
本发明并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。 

Claims (10)

1.一种同时填充及平坦化不同尺寸深沟槽的方法，其特征在于，包括以下步骤：
步骤一、在硅基板上淀积一层或数层氧化膜或氮化膜的组合体，作为阻挡层；
步骤二、淀积光刻胶，显影后刻蚀氧化膜或氮化膜的组合体，露出后续流程需要刻蚀深沟槽的硅衬底；
步骤三、去除光刻胶，然后利用氧化膜或氮化膜的组合体作为阻挡层，刻蚀出具有不同深宽比的深沟槽的图形；
步骤四、在硅片上淀积一层台阶覆盖能力较好的氧化膜；
步骤五、通过化学机械研磨的方式将位于阻挡层上方的氧化膜研磨去除，从而降低深沟槽的深宽比；
步骤六、进行连续几轮的氧化膜淀积和化学机械研磨，直至将不同尺寸的深沟槽均填满。
2.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法，其特征在于，步骤一中，所述氧化膜和/或氮化膜的厚度为1000~5000埃，其采用LPCVD工艺、或PECVD工艺淀积。
3.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法，其特征在于，步骤二中，所述氧化膜或氮化膜刻蚀宽度为1～100微米；深度以硅损失小于100埃为优选，所述方法采用干法或湿法刻蚀工艺。
4.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法，其特征在于，步骤三中，深沟槽由干法刻蚀方法产生，深度为1~100微米，深沟槽宽度为1~10微米。
5.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法，其特征在于，步骤四中，所述深沟槽的填充采用常压或低压化学气相淀积生长工艺，生长厚度为1000~10000埃，一般填充厚度为深沟槽深度的1/2到1/5。
6.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法，其特征在于，步骤五中，化学机械研磨所使用的研磨液为前步淀积的氧化膜相对阻挡层具有高选择比的研磨液。
7.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法，其特征在于，步骤六中，所述氧化膜厚度为1000~10000A，膜质与生长方式与步骤四所述氧化膜相同。
8.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法，其特征在于，步骤六中，所述氧化膜厚度为1000~10000A，膜质与生长方式可以与步骤四所述氧化膜相同，或优选翘曲度与步骤四中相反的膜质。
9.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法，其特征在于，步骤六中，后续的氧化膜淀积和化学机械研磨的轮次为2～10次，以实际开口尺寸以及厚度淀积的能力为判断标准。
10.如权利要求1所述的同时填充及平坦化不同尺寸深沟槽的方法，其特征在于，所述步骤四中台阶覆盖能力较好的氧化膜为高密度等离子体HDP或低压高温氧化膜HTO；所述步骤三中深沟槽深度为50～80微米，深沟槽宽度为1～5微米。
CN201210367905.3A 2012-09-28 2012-09-28 同时填充及平坦化不同尺寸深沟槽的方法 Active CN103035486B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210367905.3A CN103035486B (zh) 2012-09-28 2012-09-28 同时填充及平坦化不同尺寸深沟槽的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210367905.3A CN103035486B (zh) 2012-09-28 2012-09-28 同时填充及平坦化不同尺寸深沟槽的方法

Publications (2)

Publication Number Publication Date
CN103035486A true CN103035486A (zh) 2013-04-10
CN103035486B CN103035486B (zh) 2016-06-08

Family

ID=48022272

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210367905.3A Active CN103035486B (zh) 2012-09-28 2012-09-28 同时填充及平坦化不同尺寸深沟槽的方法

Country Status (1)

Country Link
CN (1) CN103035486B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104370266A (zh) * 2013-08-12 2015-02-25 上海华虹宏力半导体制造有限公司 深沟槽中感应材料的成膜方法
CN108375871A (zh) * 2018-02-06 2018-08-07 武汉新芯集成电路制造有限公司 一种掩膜板、制作方法及对准的方法
CN114758981A (zh) * 2021-01-08 2022-07-15 和舰芯片制造(苏州)股份有限公司 一种使用二氧化硅填充深沟槽后的平坦化方法及晶圆

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030143817A1 (en) * 2002-01-28 2003-07-31 Ho Tzu En Method of forming shallow trench isolation
US20040032006A1 (en) * 2002-08-19 2004-02-19 Eun-Jung Yun Trench structure and method of forming the same
US20060228866A1 (en) * 2005-03-30 2006-10-12 Ryan Joseph M Methods of filling openings with oxide, and methods of forming trenched isolation regions

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030143817A1 (en) * 2002-01-28 2003-07-31 Ho Tzu En Method of forming shallow trench isolation
US20040032006A1 (en) * 2002-08-19 2004-02-19 Eun-Jung Yun Trench structure and method of forming the same
US20060228866A1 (en) * 2005-03-30 2006-10-12 Ryan Joseph M Methods of filling openings with oxide, and methods of forming trenched isolation regions

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104370266A (zh) * 2013-08-12 2015-02-25 上海华虹宏力半导体制造有限公司 深沟槽中感应材料的成膜方法
CN104370266B (zh) * 2013-08-12 2016-04-13 上海华虹宏力半导体制造有限公司 深沟槽中感应材料的成膜方法
CN108375871A (zh) * 2018-02-06 2018-08-07 武汉新芯集成电路制造有限公司 一种掩膜板、制作方法及对准的方法
CN108375871B (zh) * 2018-02-06 2021-08-24 武汉新芯集成电路制造有限公司 一种掩膜板、制作方法及对准的方法
CN114758981A (zh) * 2021-01-08 2022-07-15 和舰芯片制造(苏州)股份有限公司 一种使用二氧化硅填充深沟槽后的平坦化方法及晶圆
CN114758981B (zh) * 2021-01-08 2023-07-04 和舰芯片制造(苏州)股份有限公司 一种使用二氧化硅填充深沟槽后的平坦化方法及晶圆

Also Published As

Publication number Publication date
CN103035486B (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
CN101842899B (zh) 将nvm电路与逻辑电路集成的方法
CN103400794B (zh) 自对准沟槽的形成方法
CN105719997B (zh) 半导体结构的形成方法
JPH1079423A (ja) 半導体デバイスの製造方法
CN105340074B (zh) Soi衬底制备方法和soi衬底
CN112285827B (zh) 一种多层硅光子器件的制备方法
JP2014522568A (ja) 深溝を有する新型ｐｎ接合の形成方法
CN105161450A (zh) 一种双浅沟槽隔离形成方法
CN103035486A (zh) 同时填充及平坦化不同尺寸深沟槽的方法
CN102709229A (zh) 一种形成钨塞的方法
CN102130036B (zh) 浅沟槽隔离结构制作方法
CN102361022B (zh) 一种嵌入式闪存的制作方法
CN102054672B (zh) 在表面起伏的衬底上形成小尺寸图形的工艺方法
CN103681235A (zh) 一种有效填充深沟槽的解决方法
CN103187353A (zh) 浅沟槽隔离区的形成方法
CN109545788A (zh) 半导体器件及其制造方法
CN105810637B (zh) 一种3d nand外围器件的集成方法
CN111354675B (zh) 浅沟槽隔离结构的形成方法及浅沟槽隔离结构
CN103035515A (zh) 沟槽的填充方法
US20220320155A1 (en) Semiconductor structure and method of manufacturing the same
CN108695152B (zh) 一种半导体器件的制造方法
US20140291856A1 (en) Tsv layout structure and tsv interconnect structure, and fabrication methods thereof
CN102201371A (zh) 沟槽的制造方法
KR100954418B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140117

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140117

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant