CN104269353A - 一种平坦化预处理方法 - Google Patents

一种平坦化预处理方法 Download PDF

Info

Publication number
CN104269353A
CN104269353A CN201410578136.0A CN201410578136A CN104269353A CN 104269353 A CN104269353 A CN 104269353A CN 201410578136 A CN201410578136 A CN 201410578136A CN 104269353 A CN104269353 A CN 104269353A
Authority
CN
China
Prior art keywords
dielectric layer
planarization
preprocess method
organic antireflection
concaveconvex structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410578136.0A
Other languages
English (en)
Other versions
CN104269353B (zh
Inventor
刘藩东
曾明
高晶
孙鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201410578136.0A priority Critical patent/CN104269353B/zh
Publication of CN104269353A publication Critical patent/CN104269353A/zh
Application granted granted Critical
Publication of CN104269353B publication Critical patent/CN104269353B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种平坦化预处理方法，通过在一具有较大初始高度差的凹凸结构的介质层上表面进行等离子处理，并进行有机抗反射层的涂覆、干法刻蚀来降低介质层上表面的初始高度差，再通过后续的化学机械研磨工艺进行研磨以完全消除高度差，本发明的实施方案较为简单并可以在不影响器件性能的基础上，消除介质层上表面的初始高度差，进而提高器件的性能和质量。

Description

一种平坦化预处理方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种平坦化预处理方法。
背景技术
化学机械研磨(Chemical Mechanical Polishing，简称CMP)工艺在半导体制造技术领域中是作为一个用于平坦化半导体结构的新型制程技术，以针对不同结构、不同材料进行化学与机械研磨，并进一步的完成对半导体结构的平坦化处理。
在半导体制造工艺的过程中，由于制备工艺的误差等其他原因往往导致器件结构的表面会出现较多阶梯，同时不同阶梯的高度也有差异。然而不同高度阶梯的器件结构的表面会对产品的性能造成不良影响，因此在该领域技术人员希望各结构表面上都具有相同台阶的高度。目前业界尚且没有一种可以控制台阶高度一致性的方法，现有的方法只是在研磨表面的各材料、各区域进行平坦化处理。
举例来说，在半导体制备工艺中在做3D通道孔进行曝光之前需要对器件结构中的介质层进行平坦化处理，由于该介质层为不规则结构即介质层的上表面具有近40级阶梯，该40级阶梯堆积成一结构中的最高点与对应的最低点之间具有大于2um的高度差，在该高度差的基础上即使采用化学机械研磨工艺也不可能完全将其平整化。
在传统的工艺中，通常有两种方案用于解决高度差的问题。
1、采用先层级在大于800℃下可流动的掺磷硅材料的沉积，再进行高温回流，以减少高度差。但是回流过程中的高温会对该工艺之前所形成的半导体器件造成热效应，进而影响器件的性能。
2、用光罩曝光的方式遮住介质层低处的阶梯部分，露出突出的高的部分；然后通过湿法刻蚀工艺将露出来的部分蚀刻掉，以减少高度差。但是该方式同样面对许多缺陷，如因整个介质层的厚度较高，光刻与前层的对准上具有很大的难度；另一方面因光阻涂覆在介质层的不规则表面，该分布方式容易进入酸槽溶液并导致将介质层低处的结构也去除等剥离现象。
因此，如何通过一种简单工艺在不影响器件性能的基础上，以解决介质层表面的大高度差的缺陷，日益成为本领域技术人员致力的研究方向。
发明内容
鉴于上述问题，本发明提供一种平坦化预处理方法，以解决现有技术中无法有效的解决介质层表面的大高度差的缺陷。
本发明解决上述技术问题所采用的技术方案为：
一种平坦化预处理方法，应用于对表面具有凹凸结构的介质层进行平坦化的工艺中，且所述凹凸结构的凸起部与凹陷部之间具有初始高度差，其中，所述方法包括：
步骤S1、对所述介质层具有凹凸结构的表面进行等离子处理后，涂覆有机抗反射层覆盖所述具有凹凸结构的表面，以提高所述介质层与所述有机抗反射层之间的粘附力；
步骤S2、采用第一刻蚀工艺去除部分所述有机抗反射层，使得剩余的所述有机抗反射层的上表面与所述凸起部的介质层表面齐平；
步骤S3、采用第二刻蚀工艺去除部分所述凸起部的介质层，以降低所述凹凸结构的初始高度差。
较佳的，上述的平坦化预处理方法，其中，所述介质层中设置有若干氮化硅层和通道孔，所述氮化硅层用于后续制备金属线，以控制所述通道孔的开关状态。
较佳的，上述的平坦化预处理方法，其中，所述方法还包括：
步骤S4、去除剩余的所述有机抗反射层后，对剩余的介质层的表面进行平坦化工艺。
较佳的，上述的平坦化预处理方法，其中，所述平坦化工艺为化学机械研磨工艺。
较佳的，上述的平坦化预处理方法，其中，所述凹凸结构的凸起部与凹陷部之间的初始高度差大于2um。
较佳的，上述的平坦化预处理方法，其中，所述有机抗反射层的厚度大于所述初始高度差。
较佳的，上述的平坦化预处理方法，其中，所述有机抗反射层的厚度范围为2.5um～3um。
较佳的，上述的平坦化预处理方法，其中，所述第一刻蚀工艺和所述第二刻蚀工艺均为干法刻蚀工艺。
较佳的，上述的平坦化预处理方法，其中，所述步骤S3中，去除的部分所述凸起部的介质层的厚度为1.5um～1.9um。
较佳的，上述的平坦化预处理方法，其中，所述介质层的材质为氧化硅。
上述技术方案具有如下优点或有益效果：
本发明公开的一种平坦化预处理方法，通过在一具有较大初始高度差的凹凸结构的介质层上表面进行等离子处理，并进行有机抗反射层的涂覆、干法刻蚀来降低介质层上表面的初始高度差，再通过后续的化学机械研磨工艺进行研磨以完全消除高度差，本发明的实施方案较为简单并可以在不影响器件性能的基础上，消除介质层上表面的初始高度差，进而提高器件的性能和质量。
具体附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1是本发明中具有高度差的器件的结构示意图；
图2～图4是本发明中对介质层进行平坦化的方法流程示意图。
具体实施方式
本发明的核心思想是：在具有较大高度差的介质层上表面进行等离子处理，并进行有机抗反射层的涂覆、干法刻蚀来降低介质层上表面的初始高度差，以降低后续介质层表面平坦化工艺的难度，以降低工艺成本，提高制备器件的性能及质量。
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
目前，在制备半导体的存储器件结构时，由于工艺的需求需要在制备有通孔、凹槽等表面具有各种不同图形的衬底上淀积介质层，进而使得制备的介质层的表面具有凹凸不平的结构，而当凹凸不平的结构具有较大的高度差时，由于材质硬度及现有的平坦化工艺能力的限制，很难平坦形成符合工艺需求的介质层表面；本申请的实施例中为消除上述介质层表面的初始高度差(优选的，该初始高度差的值大于目前平坦化工艺能够处理的介质层表面高度差的值，当然本实施例提供的技术方案也能用于对表面凹凸结构的高度差值在当前平坦化工艺能够处理的范围的介质层上，只要其能够降低后续平坦化工艺的难度即可)，可先去除凹凸结构的凸起部分的介质，进而降低凹凸结构的高度差值，具体的：
如图1所示，本实施例提供一种平坦化预处理方法，可应用于制备诸如3D NAND Flash等半导体器件结构，下面就以制备3D NANDFlash为例进行详细说明。
首先，在制备3D NAND Flash时，先提供一于PAD形成之前的半导体衬底，该半导体衬底可包括氧化硅材质的介质层1，以及设置于介质层中的若干氮化硅层2和若干通道孔(图中未示出)；其中，该氮化硅层2用于后续制备金属线，以控制通道孔的开关状态，且该介质层1中的若干氮化硅层2距介质层1的下表面优选距离为2um。
其中，由于当前的介质层制备工艺中，由于介质层覆盖的结构表面具有凹凸不平的各种器件图形结构，进而使得制备的介质层1的上表面形成凹凸结构，该凹凸结构的凸起部(即介质层1的上表面的最高处)和凹陷部(即介质层1的上表面的最低处)之间初始高度差比较大，其超出了现有CMP工艺对材质氧化硅介质层平坦化的能力范围之外，例如当该初始高度差的范围大于2um时(由于当前CMP工艺能够处理具有凹凸结构氧化硅介质层的高度差约为2um，所以本实施例可优选的应用于采用CMP工艺对材质为氧化硅的介质层进行平坦化工艺时，其表面凹凸结构的高度差大于2um的工艺中，以有效的降低后续的CMP工艺的难度)，即可采用本实施例的技术方案进行预处理。
其次，对该介质层1具有凹凸结构的上表面进行等离子处理，如图2所示，在一可选但非限制性的实施例中，可通过一氧化二氮等离子进行处理。继续在等离子处理后的介质层1的上表面涂覆一层有机抗反射层3，如图3所示；一方面，因介质层1的表面预先进行等离子处理，因此可以大大增加介质层与有机抗反射层3之间的粘附力。另一方面，因有机抗反射层3具有良好的流动性和填充能力，因此可以填平甚至完全覆盖该凹凸结构。
优选的，进行涂覆的有机抗反射层3的厚度大于该初始高度差，其具体厚度范围为2.5um～3um。
然后，采用第一刻蚀工艺去除部分的有机抗反射层3直至该凸起部的介质层1的上表面，使得剩余的有机抗反射层3的上表面与该凸起部的介质层1的上表面齐平。
优选的，该第一刻蚀工艺为干法刻蚀工艺，该工艺为现有技术中较为常见的对有机抗反射层进行刻蚀的技术。
之后，采用第二刻蚀工艺去除部分凸起部的介质层1，以降低该凹凸结构的初始高度差。
优选的，上述的第二刻蚀工艺也为干法刻蚀工艺，同时可以通过控制第二刻蚀工艺的刻蚀时间和/或其它工艺条件，以去除厚度为1.5um～1.9um的凸起部介质层(该步骤去除的介质层的厚度要小于或等于上述的初始高度差)，进而降低初始高度差，如图4所示。
最后，去除剩余的有机抗反射层3，并进行后续对剩余的介质层1的表面进行平坦化工艺，优选的，该平坦化工艺为化学机械研磨工艺。
在本发明的实施例中，在形成图4结构后，其介质层1的凹凸结构的初始高度差明显降低，为后续的化学机械研磨提供了较好的研磨面，便于后续平坦化工艺完全消除高度差的效果，从而提高制备器件的性能和质量。
综上所述，本发明公开的一种平坦化预处理方法，通过在一具有较大初始高度差的凹凸结构的介质层上表面进行等离子处理，并进行有机抗反射层的涂覆、干法刻蚀来降低介质层上表面的初始高度差，再通过后续的化学机械研磨工艺进行研磨以完全消除高度差，本发明的实施方案较为简单并可以在不影响器件性能的基础上，消除介质层上表面的初始高度差，进而提高器件的性能和质量。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种平坦化预处理方法，其特征在于，应用于对表面具有凹凸结构的介质层进行平坦化的工艺中，且所述凹凸结构的凸起部与凹陷部之间具有初始高度差，所述方法包括：
步骤S1、对所述介质层具有凹凸结构的表面进行等离子处理后，再涂覆有机抗反射层覆盖所述具有凹凸结构的表面，以提高所述介质层与所述有机抗反射层之间的粘附力；
步骤S2、采用第一刻蚀工艺去除部分所述有机抗反射层，使得剩余的所述有机抗反射层的上表面与所述凸起部的介质层表面齐平；
步骤S3、采用第二刻蚀工艺去除部分所述凸起部的介质层，以降低所述凹凸结构的初始高度差。
2.如权利要求1所述的平坦化预处理方法，其特征在于，所述介质层中设置有若干氮化硅层和通道孔，所述氮化硅层用于后续制备金属线，以控制所述通道孔的开关状态。
3.如权利要求1所述的平坦化预处理方法，其特征在于，所述方法还包括：
步骤S4、去除剩余的所述有机抗反射层后，对剩余的介质层的表面进行平坦化工艺。
4.如权利要求3所述的平坦化预处理方法，其特征在于，所述平坦化工艺为化学机械研磨工艺。
5.如权利要求1所述的平坦化预处理方法，其特征在于，所述凹凸结构的凸起部与凹陷部之间的初始高度差大于2um。
6.如权利要求1所述的平坦化预处理方法，其特征在于，所述有机抗反射层的厚度大于所述初始高度差。
7.如权利要求6所述的平坦化预处理方法，其特征在于，所述有机抗反射层的厚度范围为2.5um～3um。
8.如权利要求1所述的平坦化预处理方法，其特征在于，所述第一刻蚀工艺和所述第二刻蚀工艺均为干法刻蚀工艺。
9.如权利要求1所述的平坦化预处理方法，其特征在于，所述步骤S3中，去除的部分所述凸起部的介质层的厚度为1.5um～1.9um。
10.如权利要求1所述的平坦化预处理方法，其特征在于，所述介质层的材质为氧化硅。
CN201410578136.0A 2014-10-24 2014-10-24 一种平坦化预处理方法 Active CN104269353B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410578136.0A CN104269353B (zh) 2014-10-24 2014-10-24 一种平坦化预处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410578136.0A CN104269353B (zh) 2014-10-24 2014-10-24 一种平坦化预处理方法

Publications (2)

Publication Number Publication Date
CN104269353A true CN104269353A (zh) 2015-01-07
CN104269353B CN104269353B (zh) 2018-03-02

Family

ID=52160864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410578136.0A Active CN104269353B (zh) 2014-10-24 2014-10-24 一种平坦化预处理方法

Country Status (1)

Country Link
CN (1) CN104269353B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910261A (zh) * 2017-11-16 2018-04-13 睿力集成电路有限公司 绝缘填充层的表面平坦化方法
CN110148560A (zh) * 2019-05-09 2019-08-20 上海华力微电子有限公司 一种栅极结构的制作方法
CN117855037A (zh) * 2024-03-07 2024-04-09 合肥晶合集成电路股份有限公司 一种半导体结构及其制备方法
CN117855037B (zh) * 2024-03-07 2024-06-04 合肥晶合集成电路股份有限公司 一种半导体结构及其制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06130649A (ja) * 1992-10-22 1994-05-13 Dainippon Printing Co Ltd 位相シフトマスクおよび位相シフトマスク用ブランクスの製造方法
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US6391781B1 (en) * 2000-01-06 2002-05-21 Oki Electric Industry Co., Ltd. Method of making a semiconductor device
JP2006202968A (ja) * 2005-01-20 2006-08-03 Sharp Corp 半導体装置の製造方法
CN101231949A (zh) * 2007-01-24 2008-07-30 国际商业机器公司 提高两个不同层之间粘附强度的半导体结构和方法
US20110212323A1 (en) * 2010-02-26 2011-09-01 Korea Institute Of Science And Technology Method for preparing oxide thin film gas sensors with high sensitivity
US20140094038A1 (en) * 2007-03-30 2014-04-03 Novellus Systems, Inc. Enhancing adhesion of cap layer films

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06130649A (ja) * 1992-10-22 1994-05-13 Dainippon Printing Co Ltd 位相シフトマスクおよび位相シフトマスク用ブランクスの製造方法
US5728621A (en) * 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US6391781B1 (en) * 2000-01-06 2002-05-21 Oki Electric Industry Co., Ltd. Method of making a semiconductor device
JP2006202968A (ja) * 2005-01-20 2006-08-03 Sharp Corp 半導体装置の製造方法
CN101231949A (zh) * 2007-01-24 2008-07-30 国际商业机器公司 提高两个不同层之间粘附强度的半导体结构和方法
US20140094038A1 (en) * 2007-03-30 2014-04-03 Novellus Systems, Inc. Enhancing adhesion of cap layer films
US20110212323A1 (en) * 2010-02-26 2011-09-01 Korea Institute Of Science And Technology Method for preparing oxide thin film gas sensors with high sensitivity

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107910261A (zh) * 2017-11-16 2018-04-13 睿力集成电路有限公司 绝缘填充层的表面平坦化方法
CN110148560A (zh) * 2019-05-09 2019-08-20 上海华力微电子有限公司 一种栅极结构的制作方法
CN117855037A (zh) * 2024-03-07 2024-04-09 合肥晶合集成电路股份有限公司 一种半导体结构及其制备方法
CN117855037B (zh) * 2024-03-07 2024-06-04 合肥晶合集成电路股份有限公司 一种半导体结构及其制备方法

Also Published As

Publication number Publication date
CN104269353B (zh) 2018-03-02

Similar Documents

Publication Publication Date Title
US7452817B2 (en) CMP method providing reduced thickness variations
CN102380815A (zh) 化学机械研磨方法和系统
CN104347517B (zh) 半导体结构的形成方法
CN106558529B (zh) 浅沟槽隔离方法
KR20120035312A (ko) 게이트 라스트 공정에서의 게이트 형성방법 및 그 방법에 의해 형성된 게이트 영역
CN104269353A (zh) 一种平坦化预处理方法
CN101414573A (zh) 一种可改善微笑效应的沟槽隔离结构制作方法
CN103337476A (zh) 一种减小铜互连沟槽关键尺寸的方法
CN102709229A (zh) 一种形成钨塞的方法
CN102437047B (zh) 一种sti结构cmp方法以及sti结构制作方法
CN102237297A (zh) 金属互连结构的制作方法及平坦化工艺
CN105552033A (zh) E-Flash栅极形成方法
CN101958273B (zh) 在晶圆上构造铜金属线的方法和铜的cmp方法
CN107398825B (zh) 层间介质层的表面平坦方法及基于其的半导体结构
CN107910261A (zh) 绝缘填充层的表面平坦化方法
CN102479680A (zh) 半导体器件的制造方法
CN102354684A (zh) 布线结构的形成方法
CN102956535A (zh) 半导体器件及其制造方法
CN103943478A (zh) 浮栅结构的制备方法
CN103681309A (zh) 一种超厚金属层制作方法
CN106783859A (zh) 一种浮栅生成方法、闪存浮栅生成方法及闪存制造方法
CN102420124B (zh) 一种介质层刻蚀方法
CN103337473B (zh) 保护浅沟槽隔离区的方法
US10128233B2 (en) Semiconductor device and semiconductor device manufacturing method
CN102244033B (zh) 铜互联线大马士革技术中减少铜凹陷的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant