CN101958273B - 在晶圆上构造铜金属线的方法和铜的cmp方法 - Google Patents

在晶圆上构造铜金属线的方法和铜的cmp方法 Download PDF

Info

Publication number
CN101958273B
CN101958273B CN200910054802XA CN200910054802A CN101958273B CN 101958273 B CN101958273 B CN 101958273B CN 200910054802X A CN200910054802X A CN 200910054802XA CN 200910054802 A CN200910054802 A CN 200910054802A CN 101958273 B CN101958273 B CN 101958273B
Authority
CN
China
Prior art keywords
inter
level dielectric
wafer
copper
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910054802XA
Other languages
English (en)
Other versions
CN101958273A (zh
Inventor
邓武锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN200910054802XA priority Critical patent/CN101958273B/zh
Publication of CN101958273A publication Critical patent/CN101958273A/zh
Application granted granted Critical
Publication of CN101958273B publication Critical patent/CN101958273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种在晶圆上构造铜金属线的方法,包括如下步骤:在晶圆上表面沉积第一层间介质;在所述晶圆第一层间介质的上表面构造第二层间介质,所述第二层间介质的硬度小于第一层间介质的硬度;对第二层间介质和第一层间介质进行光刻定义出沟槽结构,沟槽结构的底部位于第一层间介质中;在所述晶圆上表面以及沟槽内壁依次沉积阻挡层,铜籽晶层;在所述晶圆上表面沉积铜,铜填充在所述沟槽中形成铜金属线;对所述晶圆进行化学机械抛光(CMP)至第一层间介质,使晶圆上表面平坦化。本发明还公开了一种铜的CMP方法。本发明方案构造出的铜金属线表面的凹陷程度比现有技术有所降低。

Description

在晶圆上构造铜金属线的方法和铜的CMP方法
技术领域
本发明涉及半导体集成电路制造技术领域,特别涉及一种在晶圆上构造铜金属线的方法和铜的CMP方法。
背景技术
在半导体集成电路工业中,铜越来越多地替代铝作为半导体晶圆中的导电器件或连接衬垫,这是由于相对于铝,铜具有更低的电阻抗以及更高的电子迁移率,能满足高频、高集成度、大功率、大容量、使用寿命长的要求。然而,目前还没有一种成熟的铜的蚀刻工艺,目前常采用如图1所示工艺流程在晶圆上构造铜金属线,包括如下步骤:步骤101:在晶圆表面沉积层间介质(Inner Level Dielectric,ILD),层间介质为绝缘体材料。
步骤102:对层间介质进行光刻生成图形,该图形定义出沟槽结构。
步骤103:在晶圆上表面以及沟槽内壁依次沉积阻挡层,铜籽晶层。
步骤104:用电化学沉积(ECD)方法在铜籽晶层上继续沉积铜,铜填充在所述沟槽中,形成铜金属线。
步骤105:对晶圆进行铜的化学机械抛光(Chemical Mechanical Polish,CMP),以便去除多余的铜。
CMP就是在无尘室的大气环境中,利用机械力对晶圆表面作用,在表面薄膜层产生断裂腐蚀的动力,使晶圆表面趋于平坦化,以便进行后续的工艺步骤(如光刻)。而这部分必须籍由研磨液中的化学物质通过反应来增加其蚀刻的效率。CMP工艺中最重要的两大组件便是研磨液(slurry)和研磨垫(platen)。
现有的Cu-CMP抛光工艺包括三个研磨过程:第一步、在第一研磨垫(Platen1)上进行粗加工研磨,通过较大的材料去除率(Material Removal rate,MRR)去除大量的铜形成初步平坦化,研磨终点依据铜在晶圆表面剩余的厚度进行设置,例如研磨终点设置为剩余铜的厚度为2000埃至3000埃;第二步、在第二研磨垫(Platen2)上进行精加工研磨,为了精确控制研磨终点,用相对较小的MRR去除剩余的铜,在到达研磨终点时为了确保所有层间介质表面上的铜都已经被去除而达到隔离目的,还要进行一定时间的过度抛光(over polish,OP)处理;第三步、在第三研磨垫(Platen3)上进行研磨,去除阻挡层(barrier)和一定量的层间介质以进一步提高表面平坦化程度,减少缺陷。各步所采用的浆料成分决定其效用。其中,前两步以铜的化学反应为主,其主要目的是去除铜,对于去除阻挡层和层间介质的贡献则很小;而第三步以机械研磨作用为主,主要去除阻挡层和层间介质。
理想情况下,经过CMP处理后,晶圆的上表面应当处处都是完全平坦的,然而实际情况却是往往在金属线处出现凹陷,也就是说,铜的高度要低于其周围的层间介质的高度。
图2a至图2d示出了在Cu-CMP过程中,晶圆的上表面附近的一个微观局部的截面变化的过程。如图2a所示为CMP之前的该微观局部的截面,包括层间介质201,层间介质201形成了一个沟槽结构,沿着该沟槽结构的内壁以及层间介质的上表面覆盖薄膜状的阻挡层202,在阻挡层202的上表面则是ECD方法沉积的铜203。铜203不仅填充在沟槽结构中,也覆盖在沟槽结构之外阻挡层202的上表面,并且铜203的上表面是不平坦的。
图2b示出了晶圆在第一研磨垫进行研磨之后,该微观局部的截面。在图2b所示截面中,铜203中的一部分已被除去(如虚线部分所示),铜203的上表面变得平坦,但在沟槽结构以外的阻挡层202的上表面仍然覆盖有铜。
图2c示出了晶圆在第二研磨垫进行研磨后,该微观局部的截面。其中,沟槽结构以外的阻挡层202的上表面只有少量的铜203残余,而沟槽结构中填充的铜203的上表面已经出现了一定程度的凹陷。
图2d示出了在晶圆完成CMP过程之后的该微观截面。其中,沟槽结构之外的层间介质201上表面的阻挡层202以及铜203已被除去,而沟槽结构中的铜203的上表面形成了明显的凹陷。
从以上晶圆的微观截面变化过程可以看出,造成CMP之后金属线处凹陷现象的一个很重要的原因是:铜与层间介质的硬度差异较大,在第三研磨垫上进行研磨时,虽然该步骤的目的主要是去除沟槽结构之外的阻挡层,但铜的MRR会超过层间介质以及阻挡层的MMR,铜的损失过大就会造成金属线处的凹陷。而金属线处的凹陷不仅会对金属线的导电性能造成不良影响,而且会破坏晶圆表面的平坦度,从而影响到后续加工工艺。
发明内容
有鉴于此,本发明的目的在于,提出一种在晶圆上构造铜金属线的方法和铜的CMP方法,可以有效减小CMP之后铜金属线处凹陷的程度。
本发明实施例提出了一种在晶圆上构造铜金属线的方法,包括如下步骤:
在晶圆上表面沉积第一层间介质;
在所述晶圆第一层间介质的上表面构造第二层间介质,所述第二层间介质的硬度小于第一层间介质的硬度;
对第二层间介质和第一层间介质进行光刻定义出沟槽结构,沟槽结构的底部位于第一层间介质中;
在所述晶圆上表面以及沟槽内壁依次沉积阻挡层,铜籽晶层;
在所述晶圆上表面沉积铜,铜填充在所述沟槽中形成铜金属线;
在第一研磨垫上对所述晶圆进行粗加工研磨,研磨终点为铜在晶圆表面剩余的厚度达到预定值;
在第二研磨垫上对所述晶圆进行精加工研磨以及过度抛光处理;
在第三研磨垫上对所述晶圆进行研磨至第一层间介质以便去除第二层间介质以及多余的铜,使晶圆上表面平坦化。
所述在晶圆上表面沉积第一层间介质为:用化学气相沉积的方法在晶圆上表面沉积氧化硅;
所述在所述晶圆第一层间介质的上表面构造第二层间介质为:
用化学气相沉积的方法,在所沉积的氧化硅的上表面沉积掺杂碳的氧化硅、掺杂氢的氧化硅、或掺杂碳和氢的氧化硅。
所述在所述晶圆第一层间介质的上表面构造第二层间介质的步骤包括:用紫外线照射晶圆,使第二层间介质表面产生多孔结构。
所述在所述晶圆第一层间介质的上表面构造第二层间介质为:用紫外线照射第一层间介质,使第一层间介质的表面产生多孔结构,产生多孔结构的这一部分第一层间介质构成第二层间介质。
所述第二层间介质的厚度为200埃至400埃。
本发明实施例还提出一种铜的化学机械抛光(CMP)方法,包括:在第一研磨垫上对所述晶圆进行粗加工研磨,研磨终点为铜在晶圆表面剩余的厚度达到预定值;以及在第二研磨垫上对所述晶圆进行精加工研磨以及过度抛光处理;
所述晶圆在CMP之前,自下而上包括如下特征:
具有沟槽结构的第一层间介质;
第一层间介质的沟槽结构以外的上表面覆盖第二层间介质,第二层间介质的硬度小于第一层间介质;
沟槽内壁以及第二层间介质的上表面覆盖阻挡层薄膜;
沟槽内壁以及晶圆表面覆盖的铜;
所述在第二研磨垫上对所述晶圆进行精加工研磨和过度抛光处理之后,包括:
在第三研磨垫上对所述晶圆进行研磨至第一层间介质。
从以上技术方案可以看出,通过在第一层间介质上构造硬度较低的第二层间介质,在CMP过程中,第二层间介质与铜一起被去除。相对于第一层间介质,第二层间介质的硬度与铜较为接近,因此在第三研磨垫上进行研磨时,第二层间介质与铜的MRR差异较小,因此CMP之后铜金属线表面的凹陷程度比现有技术有所降低。此外,由于第二层间介质在CMP过程中被完全去除,不会对层间介质的硬度造成额外的影响。
附图说明
图1示出了现有技术中在晶圆上构造金属线的流程;
图2a至图2d示出了在现有技术的Cu-CMP过程中,晶圆的上表面附近的一个微观局部的截面变化的过程;其中,图2a所示为CMP之前的该微观局部的截面;图2b示出了晶圆在第一研磨垫进行研磨之后,该微观局部的截面;图2c示出了晶圆在第二研磨垫进行研磨后,该微观局部的截面;图2d示出了在晶圆完成CMP过程之后的该微观截面;
图3示出了本发明实施例的在晶圆上构造铜金属线的流程;
图4示出了在本发明实施例的Cu-CMP过程中,晶圆的上表面附近的一个微观局部的截面变化的过程;其中,图4a所示为CMP之前的该微观局部的截面;图4b示出了晶圆在第一研磨垫进行研磨之后,该微观局部的截面;图4c示出了晶圆在第二研磨垫进行研磨之后,该微观局部的截面;图4d示出了在CMP过程之后的该微观截面。
具体实施方式
现有技术中造成铜金属线处凹陷的主要原因是层间介质与铜的MRR差距较大。本发明提出的在晶圆上构造铜金属线的方法,关键之处是在晶圆表面沉积第一层间介质后,继续额外沉积第二层间介质,而构成第二层间介质的材料的硬度要小于构成第一层间介质的材料的硬度。当进行Cu-CMP过程时,第二层间介质与铜一起被去除,而第二层间介质的MRR要比原先的第一层间介质的MRR更接近铜的MRR,这样就可以有效减小CMP之后铜金属线处凹陷的程度。
为使本发明的目的、技术方案和优点更加清楚,下面结合附图对本发明作进一步的详细阐述。
本发明实施例提出一种在晶圆上构造铜金属线的方法,其流程如图3所示,包括如下步骤:
步骤301:在晶圆表面沉积第一层间介质。
步骤302:在所述晶圆第一层间介质的上表面构造第二层间介质,构成第二层间介质的物质是绝缘体,硬度要小于构成第一层间介质的材料硬度。
如果第一层间介质是由化学气相沉积(CVD)方法形成的氧化硅,氧化硅的介电常数值
Figure GDA00001984457100061
布氏硬度H=2.0GPa,弹性模量E=12GPa。则可以继续用CVD的方法沉积第二层间介质,构成第二层间介质的材料可以是掺杂碳的氧化硅(SiOC),或掺杂氢的氧化硅(SiHO)或掺杂碳和氢的氧化硅(SiHCO),其介电常数值的取值范围约为2.5~2.7。其中,布氏硬度和弹性模量的大小均可以直接反映物质的硬度,其数值越大则硬度越大,而介电常数值虽然不直接表示硬度,但介电常数值与布氏硬度和弹性模量呈正比。
或者,第二层间介质具有和第一层间介质相同的化学成分,通过对第一层间介质的表面进行多孔化处理,使其物理硬度降低,硬度发生降低的第一层间介质就构成了第二层间介质。例如,在晶圆表面沉积作为第一层间介质的掺杂碳的氧化硅后,采用紫外线照射晶圆,使得掺杂碳的氧化硅的表面产生多孔结构,降低其K值,产生多孔结构的这一部分掺杂碳的氧化硅则构成了第二层间介质。
或者,结合上述两种方案,即在第一层间介质上沉积硬度较小的第二层间介质,并对第二层间介质进行多孔化处理,进一步降低其硬度。
较佳地,第二层间介质的厚度为200埃至400埃。
步骤303:对第二层间介质和第一层间介质进行光刻定义出沟槽结构。沟槽结构的底部位于第一层间介质中。
步骤304:在所述晶圆上表面以及沟槽内壁依次沉积阻挡层,铜籽晶层。
步骤305:用ECD方法在所述晶圆上继续沉积铜,铜填充在所述沟槽中,形成铜金属线。
步骤306:对所述晶圆进行化学机械抛光CMP至第一层间介质,以便去多余的铜以及第二层间介质,使晶圆上表面平坦化。所述多余的铜即除了填充在沟槽结构中的铜之外的铜。
图4a至图4d示出了在本发明实施例的Cu-CMP过程中,晶圆的上表面附近的一个微观局部的截面变化的过程。如图4a所示为CMP之前的该微观局部的截面,包括第一层间介质401,第一层间介质401形成了一个沟槽结构,在第一层间介质401的沟槽结构以外的上表面覆盖第二层间介质404。而沟槽结构的内壁以及第二层间介质404的上表面覆盖薄膜状的阻挡层402,在阻挡层402的上表面则是ECD方法沉积的铜403。铜403不仅填充在沟槽结构中,也覆盖在沟槽结构之外阻挡层402的上表面,并且铜403的上表面是不平坦的。
图4b示出了晶圆在第一研磨垫进行研磨之后,该微观局部的截面。在图4b所示截面中,铜403中的一部分已被除去(如虚线部分所示),铜403的上表面变得平坦,但在沟槽结构以外的阻挡层402的上表面仍然覆盖有铜。
图4c示出了晶圆在第二研磨垫进行研磨之后,该微观局部的截面。其中,沟槽结构以外的阻挡层402的上表面只有少量的铜403残余,而沟槽结构中填充的铜403的上表面已经出现了一定程度的凹陷。
图4d示出了在CMP过程之后的该微观截面。其中,沟槽结构之外的第一层间介质401上表面的第二层间介质404、第二层间介质404上表面的阻挡层402以及铜403已被除去,而沟槽结构中的铜403的上表面形成的凹陷程度要小于图2d所示图203的上表面形成的凹陷。
本发明实施例的Cu-CMP抛光工艺所处理的晶圆自下而上,包括如下特征:
具有沟槽结构的第一层间介质;
第一层间介质的沟槽结构以外的上表面覆盖第二层间介质,第二层间介质的硬度小于第一层间介质;
沟槽内壁以及第二层间介质的上表面覆盖阻挡层薄膜;
沟槽内壁以及晶圆表面覆盖的铜。
该Cu-CMP抛光工艺包括三个研磨过程:第一步、在第一研磨垫上进行粗加工研磨,通过较大的MRR去除大量的铜形成初步平坦化,研磨终点依据铜在晶圆表面剩余的厚度进行设置,例如研磨终点设置为剩余铜的厚度为2000埃至3000埃;第二步、在第二研磨垫上进行精加工研磨,为了精确控制研磨终点,用相对较小的MRR去除剩余的铜,在到达研磨终点时为了确保所有层间介质表面上的铜都已经被去除而达到隔离目的,还要进行一定时间的过度抛光处理;第三步、在第三研磨垫上进行研磨至第一层间介质,去除阻挡层和第二层间介质以进一步提高表面平坦化程度,减少缺陷。
虽然在本发明方案的处理过程中引入了现有技术中所没有的第二层间介质,但第二层间介质在CMP的过程中会被完全去除,因此最终得到的晶圆的结构与现有技术并无不同,只是其中铜金属线表面的凹陷程度大为减轻。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (6)

1.一种在晶圆上构造铜金属线的方法,包括如下步骤:
在晶圆上表面沉积第一层间介质;
在所述晶圆第一层间介质的上表面构造第二层间介质,所述第二层间介质的硬度小于第一层间介质的硬度;
对第二层间介质和第一层间介质进行光刻定义出沟槽结构,沟槽结构的底部位于第一层间介质中;
在所述晶圆上表面以及沟槽内壁依次沉积阻挡层,铜籽晶层;
在所述晶圆上表面沉积铜,铜填充在所述沟槽中形成铜金属线;
对所述晶圆进行化学机械抛光CMP至第一层间介质,使晶圆上表面平坦化,包括:在第一研磨垫上对所述晶圆进行粗加工研磨,研磨终点为铜在晶圆表面剩余的厚度达到预定值;在第二研磨垫上对所述晶圆进行精加工研磨以及过度抛光处理;在第三研磨垫上对所述晶圆进行研磨至第一层间介质。
2.根据权利要求1所述的方法,其特征在于,所述在晶圆上表面沉积第一层间介质为:用化学气相沉积的方法在晶圆上表面沉积氧化硅;
所述在所述晶圆第一层间介质的上表面构造第二层间介质为:
用化学气相沉积的方法,在所沉积的氧化硅的上表面沉积掺杂碳的氧化硅、掺杂氢的氧化硅、或掺杂碳和氢的氧化硅。
3.根据权利要求2所述的方法,其特征在于,所述在所述晶圆第一层间介质的上表面构造第二层间介质的步骤包括:用紫外线照射晶圆,使第二层间介质表面产生多孔结构。
4.根据权利要求1所述的方法,其特征在于,所述在所述晶圆第一层间介质的上表面构造第二层间介质为:用紫外线照射第一层间介质,使第一层间介质的表面产生多孔结构,产生多孔结构的这一部分第一层间介质构成第二层间介质。
5.根据权利要求1至4任一项所述的方法,其特征在于,所述第二层间介质的厚度为200埃至400埃。
6.一种铜的化学机械抛光CMP方法,包括:在第一研磨垫上对所述晶圆进行粗加工研磨,研磨终点为铜在晶圆表面剩余的厚度达到预定值;以及在第二研磨垫上对所述晶圆进行精加工研磨以及过度抛光处理;
其特征在于,所述晶圆在CMP之前,自下而上包括如下特征:
具有沟槽结构的第一层间介质;
第一层间介质的沟槽结构以外的上表面覆盖第二层间介质,第二层间介质的硬度小于第一层间介质;
沟槽内壁以及第二层间介质的上表面覆盖阻挡层薄膜;
沟槽内壁以及晶圆表面覆盖的铜;
所述在第二研磨垫上对所述晶圆进行精加工研磨和过度抛光处理之后,包括:
在第三研磨垫上对所述晶圆进行研磨至第一层间介质。
CN200910054802XA 2009-07-14 2009-07-14 在晶圆上构造铜金属线的方法和铜的cmp方法 Active CN101958273B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910054802XA CN101958273B (zh) 2009-07-14 2009-07-14 在晶圆上构造铜金属线的方法和铜的cmp方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910054802XA CN101958273B (zh) 2009-07-14 2009-07-14 在晶圆上构造铜金属线的方法和铜的cmp方法

Publications (2)

Publication Number Publication Date
CN101958273A CN101958273A (zh) 2011-01-26
CN101958273B true CN101958273B (zh) 2012-11-28

Family

ID=43485531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910054802XA Active CN101958273B (zh) 2009-07-14 2009-07-14 在晶圆上构造铜金属线的方法和铜的cmp方法

Country Status (1)

Country Link
CN (1) CN101958273B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103972083A (zh) * 2014-05-26 2014-08-06 武汉新芯集成电路制造有限公司 晶圆表面金属尖突结构的制造工艺
CN105817991A (zh) * 2015-01-06 2016-08-03 中芯国际集成电路制造(上海)有限公司 化学机械研磨方法
CN108281355A (zh) * 2018-01-08 2018-07-13 德淮半导体有限公司 半导体结构形成方法
CN113327852B (zh) * 2021-05-27 2022-07-29 上海芯物科技有限公司 一种晶圆表面的化学机械研磨方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1362735A (zh) * 2001-01-05 2002-08-07 联华电子股份有限公司 以覆盖层制造铜内连线的方法
CN1606148A (zh) * 2003-09-26 2005-04-13 台湾积体电路制造股份有限公司 在基底上制作集成电路及形成均匀铜内联机的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1362735A (zh) * 2001-01-05 2002-08-07 联华电子股份有限公司 以覆盖层制造铜内连线的方法
CN1606148A (zh) * 2003-09-26 2005-04-13 台湾积体电路制造股份有限公司 在基底上制作集成电路及形成均匀铜内联机的方法

Also Published As

Publication number Publication date
CN101958273A (zh) 2011-01-26

Similar Documents

Publication Publication Date Title
TWI518765B (zh) 改善化學機械硏磨平坦化的方法與裝置
CN107017161B (zh) 一种减小sti-cmp过程中碟型凹陷的方法
CN102054748B (zh) 铜互连线的形成方法和介质层的处理方法
CN101958273B (zh) 在晶圆上构造铜金属线的方法和铜的cmp方法
US6077784A (en) Chemical-mechanical polishing method
CN100419963C (zh) 使用平面化方法和电解抛光相结合的方法形成半导体结构
KR101842903B1 (ko) 에어 갭 상호연결 구조의 형성 방법
CN101740479B (zh) 半导体器件的制造方法
CN103066014A (zh) 一种铜/空气隙的制备方法
CN100449757C (zh) 一种集成电路结构及制造方法
CN102820216A (zh) 半导体器件的制备方法
CN102543699A (zh) 一种金属栅极的形成方法
JP4990300B2 (ja) 半導体装置の製造方法
US6746954B2 (en) Method of reworking tungsten particle contaminated semiconductor wafers
CN102693935A (zh) 互连结构的制造方法
CN100468694C (zh) 多晶硅自对准插塞的制作方法
CN102867780A (zh) 一种铜互连工艺
CN201278347Y (zh) 一种介电质层结构
CN109285773B (zh) 半导体器件的制造方法
US6211060B1 (en) Method for planarizing a damascene structure
CN101996939A (zh) 金属插塞的制作方法
CN103151303A (zh) 形成大马士革铜金属层的方法
CN111599677B (zh) 半导体结构及其形成方法
CN105336848B (zh) Mram器件的形成方法
CN102881583A (zh) 一种改善双大马士革工艺中缺陷的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121119

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121119

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation