CN103151303A - 形成大马士革铜金属层的方法 - Google Patents

形成大马士革铜金属层的方法 Download PDF

Info

Publication number
CN103151303A
CN103151303A CN2013100820415A CN201310082041A CN103151303A CN 103151303 A CN103151303 A CN 103151303A CN 2013100820415 A CN2013100820415 A CN 2013100820415A CN 201310082041 A CN201310082041 A CN 201310082041A CN 103151303 A CN103151303 A CN 103151303A
Authority
CN
China
Prior art keywords
layer
damascus
hard mask
copper metal
formation according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013100820415A
Other languages
English (en)
Inventor
张文广
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2013100820415A priority Critical patent/CN103151303A/zh
Publication of CN103151303A publication Critical patent/CN103151303A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及半导体制造领域，尤其涉及一种形成大马士革铜金属层的方法，通过采用具有较大硬度和杨氏模量的硬掩膜层作为平坦化工艺如化学机械研磨工艺等的停止层，能够有效的平坦化工艺中的研磨过度，而导致介质层厚度差异情况的出现，进而提高器件的性能和稳定性，以提高产品的良率，同时降低了工艺成本。

Description

形成大马士革铜金属层的方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种形成大马士革铜金属层的方法。
背景技术
目前，在45nm及其以下的技术节点中，由于对于后段铜金属层工艺的要求越来越高，一般采用非晶碳（amorphous carbon）层作为刻蚀工艺中的硬掩膜，以刻蚀出铜金属层大马士革结构，并在刻蚀工艺完成之后，先将该非晶碳层去除，再进行阻挡层和籽铜（Cu seed）的填充工艺；最后，利用化学机械研磨工艺（Chemical Mechanical Polishing，简称CMP）去除多余的铜，进而形成铜布线。
但是，随着器件尺寸的越来越下，使得位于介质层和铜之间的阻挡层的厚度越来越小，当对铜进行化学机械研磨工艺时，很容易发生因研磨过度而损伤介质层，使得介质层的厚度差异较大，进而降低器件的性能和稳定性。
中国专利（公开号：CN1466190A）公开了一种在半导体装置内形成铜金属线的方法，主要通过于贯穿孔插塞上覆盖一缓冲膜来缓冲在后续制造工艺中所施加的应力。该技术文献所公开的内容并不能解决由于阻挡层变薄而导致后续的研磨工艺易对介质层造成损伤问题，使得介质层的厚度不均而降低器件的性能和稳定性。
中国专利（申请公布号：CN102881673A）公开了一种铜大马士革结构及其制造方法，主要通过在铜金属互联层上沉积第一刻蚀阻挡层和金属隔离层，刻蚀该金属隔离层后，继续沉积第二刻蚀阻挡层和第一金属互联层间的介质并平坦化后，刻蚀第一铜金属互联层间的介质至第一刻蚀阻挡层，形成沟槽并在该沟槽填充铜金属，平坦化后得到第一铜金属互联层。该技术文献并没有公开能够解决由于阻挡层变薄而导致后续的研磨工艺易对介质层造成损伤问题的相关技术特征，同样存在由于研磨工艺造成介质层的厚度不均而降低器件的性能和稳定性的隐患。
发明内容
针对上述存在的问题，本发明公开了一种形成大马士革铜金属层的方法，其中，包括以下步骤：
于一半导体结构衬底上从下至上顺序依次沉积刻蚀停止层、介电质层、硬掩膜层和介质抗反射层；
采用光刻、刻蚀工艺，回蚀所述介质抗反射层至所述半导体结构衬底的上表面，形成大马士革沟槽；
沉积阻挡层覆盖所述大马士革沟槽的底部及其侧壁；
电镀金属充满所述大马士革沟槽并覆盖所述阻挡层的上表面，形成金属层；
采用平坦化工艺去除部分所述金属层至剩余的硬掩膜层的上表面后，去除所述剩余的硬掩膜层，形成金属互联结构。
上述的形成大马士革铜金属层的方法，其中，所述介质抗反射层于所述刻蚀工艺中被完全去除，且所述阻挡层还覆盖剩余的硬掩膜层上表面。
上述的形成大马士革铜金属层的方法，其中，所述半导体结构衬底为具有底层器件结构的硅片。
上述的形成大马士革铜金属层的方法，其中，所述刻蚀停止层的材质为氮化硅或掺氮碳化硅等。
上述的形成大马士革铜金属层的方法，其中，所述介电质层的材质为二氧化硅或掺碳二氧化硅等。
上述的形成大马士革铜金属层的方法，其中，所述硬掩膜层的材质为非晶体碳，且采用灰化工艺去除所述剩余的硬掩膜层。
上述的形成大马士革铜金属层的方法，其中，所述阻挡层的材质为氮化钽或钽等。
上述的形成大马士革铜金属层的方法，其中，所述金属为铜。
上述的形成大马士革铜金属层的方法，其中，所述平坦化工艺为化学机械研磨工艺。
上述的形成大马士革铜金属层的方法，其中，所述硬掩膜层的硬度大于所述金属层的硬度，且所述硬掩膜层的杨氏模量大于所述金属层的杨氏模量。
综上所述，本发明一种形成大马士革铜金属层的方法，通过采用硬掩膜层作为平坦化工艺如化学机械研磨工艺等的停止层，能够有效的平坦化工艺中的研磨过度，而导致介质层厚度差异情况的出现，进而提高器件的性能和稳定性，以提高产品的良率，同时降低了工艺成本。
附图说明
图1-5为实施例中形成大马士革铜金属层的方法的结构流程示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
在后段铜金属层工艺中，首先，于一半导体结构衬底上从下至上顺序依次沉积刻蚀停止层、介电质层、硬掩膜层和介质抗反射层后，采用光刻、刻蚀工艺，回蚀介质抗反射层至半导体结构衬底的上表面，形成大马士革沟槽；其中，介质抗反射层于刻蚀工艺中被完全去除。
其次，沉积阻挡层覆盖上述的大马士革沟槽的底部及其侧壁，且该阻挡层还覆盖剩余的硬掩膜层上表面；继续电镀金属形成金属层，使得该金属层充满该大马士革沟槽并覆盖阻挡层的上表面。
最后，采用平坦化工艺去除部分金属层至剩余的硬掩膜层的上表面后，继续去除剩余的硬掩膜层，以形成金属互联结构。
其中，上述硬掩膜层的硬度远大于金属层的硬度，且硬掩膜层的杨氏模量也远大于金属层的杨氏模量。
具体的：
如图1-5所示，首先，在半导体结构衬底1（如具有底层器件结构的硅片等）的上表面沉积材质为氮化硅（SiN）或掺氮碳化硅（NDC）等的刻蚀停止层2，并继续沉积材质为二氧化硅或掺碳二氧化硅等的介电质层3覆盖刻蚀停止层2的上表面，沉积材质为非晶碳（amorphous carbon）的硬掩膜4覆盖介电质层3的上表面，最后沉积介质抗反射层（DARC）5覆盖硬掩膜4的上表面，形成如图1所示的结构。
其次，采用光刻、刻蚀工艺，依次回蚀介质抗反射层5、硬掩膜4、介电质层3和刻蚀停止层2至半导体结构衬底1的上表面，且上述的介质抗反射层5在刻蚀工艺中被完全刻蚀掉，而硬掩膜4、介电质层3和刻蚀停止层2均被部分去除，以在剩余的硬掩膜41、剩余的介电质层31和剩余的刻蚀停止层21中制备大马士革沟槽6，以形成如图2所示的结构。
之后，沉积材质为氮化钽（TaN）或钽（Ta）等的阻挡层7，该阻挡层7覆盖大马士革沟槽6的底部及其侧壁，还覆盖剩余的硬掩膜41的上表面；继续电镀金属如铜等形成金属层8，该金属层8充满大马士革沟槽6并覆盖阻挡层的表面，以形成如图3所示的结构。
然后，对金属层8进行如化学机械研磨等平坦化工艺，以部分去除金属层8和阻挡层7至剩余的硬掩膜41的上表面；由于剩余的硬掩膜41的材质为非晶硅，而非晶硅的硬度和杨氏模量均较大，使得其在平坦化工艺中比较难研磨，当平坦化工艺由于过度研磨而至上述的剩余的硬掩膜41时，只能部分去除剩余的硬掩膜41且停止在研磨工艺后剩余的硬掩膜42的表面，在平坦化工艺部分去除剩余的硬掩膜41的同时还部分去除了位于大马士革沟槽6中的金属层和阻挡层，使得在进行平坦化工艺后，大马士革沟槽6中剩余的金属层81和剩余的阻挡层71的上表面低于研磨工艺后剩余的硬掩膜42的上表面，进而形成如图4所述的结构
最后，采用灰化工艺去除研磨工艺后剩余的硬掩膜42，形成如图5中所示的金属互联结构9。
综上所述，由于采用了上述技术方案，本发明实施例提出一种形成大马士革铜金属层的方法，通过在采用硬度和杨氏模量均较大的非晶硅作为硬掩膜，以在进行化学机械研磨工艺中防止研磨过度对介质层的损伤，进而保证了介质层厚度的均匀性，且非晶硅利用灰化工艺易去除且无残留，在提高器件的性能和稳定性同时，还降低了工艺成本，增大产品的良率。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种形成大马士革铜金属层的方法，其特征在于，包括以下步骤：
于一半导体结构衬底上从下至上顺序依次沉积刻蚀停止层、介电质层、硬掩膜层和介质抗反射层；
采用光刻、刻蚀工艺，回蚀所述介质抗反射层至所述半导体结构衬底的上表面，形成大马士革沟槽；
沉积阻挡层覆盖所述大马士革沟槽的底部及其侧壁；
电镀金属充满所述大马士革沟槽并覆盖所述阻挡层的上表面，形成金属层；
采用平坦化工艺去除部分所述金属层至剩余的硬掩膜层的上表面后，去除所述剩余的硬掩膜层，形成金属互联结构。
2.根据权利要求1所述的形成大马士革铜金属层的方法，其特征在于，所述介质抗反射层于所述刻蚀工艺中被完全去除，且所述阻挡层还覆盖剩余的硬掩膜层上表面。
3.根据权利要求1所述的形成大马士革铜金属层的方法，其特征在于，所述半导体结构衬底为具有底层器件结构的硅片。
4.根据权利要求1所述的形成大马士革铜金属层的方法，其特征在于，所述刻蚀停止层的材质为氮化硅或掺氮碳化硅。
5.根据权利要求1所述的形成大马士革铜金属层的方法，其特征在于，所述介电质层的材质为二氧化硅或掺碳二氧化硅。
6.根据权利要求1所述的形成大马士革铜金属层的方法，其特征在于，所述硬掩膜层的材质为非晶体碳，且采用灰化工艺去除所述剩余的硬掩膜层。
7.根据权利要求1所述的形成大马士革铜金属层的方法，其特征在于，所述阻挡层的材质为氮化钽或钽。
8.根据权利要求1所述的形成大马士革铜金属层的方法，其特征在于，所述金属为铜。
9.根据权利要求1所述的形成大马士革铜金属层的方法，其特征在于，所述平坦化工艺为化学机械研磨工艺。
10.根据权利要求1所述的形成大马士革铜金属层的方法，其特征在于，所述硬掩膜层的硬度大于所述金属层的硬度，且所述硬掩膜层的杨氏模量大于所述金属层的杨氏模量。
CN2013100820415A 2013-03-14 2013-03-14 形成大马士革铜金属层的方法 Pending CN103151303A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013100820415A CN103151303A (zh) 2013-03-14 2013-03-14 形成大马士革铜金属层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013100820415A CN103151303A (zh) 2013-03-14 2013-03-14 形成大马士革铜金属层的方法

Publications (1)

Publication Number Publication Date
CN103151303A true CN103151303A (zh) 2013-06-12

Family

ID=48549287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013100820415A Pending CN103151303A (zh) 2013-03-14 2013-03-14 形成大马士革铜金属层的方法

Country Status (1)

Country Link
CN (1) CN103151303A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226049A (zh) * 2014-06-26 2016-01-06 中芯国际集成电路制造(上海)有限公司 用于互连层结构的掩膜组件及互连层的制作方法
CN113838834A (zh) * 2021-09-18 2021-12-24 长江存储科技有限责任公司 半导体器件、半导体器件的形成方法以及三维存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350700B1 (en) * 2000-06-28 2002-02-26 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
CN102931131A (zh) * 2012-09-17 2013-02-13 上海华力微电子有限公司 一种形成第一铜金属层的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6350700B1 (en) * 2000-06-28 2002-02-26 Lsi Logic Corporation Process for forming trenches and vias in layers of low dielectric constant carbon-doped silicon oxide dielectric material of an integrated circuit structure
CN102931131A (zh) * 2012-09-17 2013-02-13 上海华力微电子有限公司 一种形成第一铜金属层的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226049A (zh) * 2014-06-26 2016-01-06 中芯国际集成电路制造(上海)有限公司 用于互连层结构的掩膜组件及互连层的制作方法
CN105226049B (zh) * 2014-06-26 2019-02-26 中芯国际集成电路制造(上海)有限公司 用于互连层结构的掩膜组件及互连层的制作方法
CN113838834A (zh) * 2021-09-18 2021-12-24 长江存储科技有限责任公司 半导体器件、半导体器件的形成方法以及三维存储器
CN113838834B (zh) * 2021-09-18 2024-05-24 长江存储科技有限责任公司 半导体器件、半导体器件的形成方法以及三维存储器

Similar Documents

Publication Publication Date Title
TWI497591B (zh) 製造具有自動對準介電帽之互連結構的結構及方法
US10290576B2 (en) Stress reduction apparatus with an inverted cup-shaped layer
US6908863B2 (en) Sacrificial dielectric planarization layer
US20150206801A1 (en) Devices, systems, and methods related to planarizing semiconductor devices after forming openings
CN101752298A (zh) 金属互连结构的制造方法
US9385086B2 (en) Bi-layer hard mask for robust metallization profile
CN103066014A (zh) 一种铜/空气隙的制备方法
US9184134B2 (en) Method of manufacturing a semiconductor device structure
CN101740479A (zh) 半导体器件的制造方法
CN102931131A (zh) 一种形成第一铜金属层的方法
CN103151303A (zh) 形成大马士革铜金属层的方法
CN102412191A (zh) 可检测大马士革籽晶层和阻挡层的透射电镜样品制备方法
JP4990300B2 (ja) 半導体装置の製造方法
CN102420179B (zh) 超低介电常数薄膜铜互连的制作方法
US20120315754A1 (en) Interconnection barrier material device and method
CN102945825A (zh) 一种带金属帽盖的铜互连结构及其制造方法
CN102832161A (zh) 用于形成硅通孔的方法
JP2009188101A (ja) 半導体装置及びその製造方法
CN102420177A (zh) 一种超厚顶层金属的双大马士革工艺制作方法
CN101996939A (zh) 金属插塞的制作方法
CN102361019A (zh) 一种半导体器件制作方法
CN102446836A (zh) 一种铜互连线上有金属保护层的大马士革工艺
CN102446825A (zh) 一种去除金属层冗余金属填充的制造工艺
CN104269395A (zh) 一种低介电常数介质刻蚀与铜互连的结构及集成方法
TWI222392B (en) Method to prevent copper CMP dishing

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130612