CN102446825A - 一种去除金属层冗余金属填充的制造工艺 - Google Patents
一种去除金属层冗余金属填充的制造工艺 Download PDFInfo
- Publication number
- CN102446825A CN102446825A CN2011102850914A CN201110285091A CN102446825A CN 102446825 A CN102446825 A CN 102446825A CN 2011102850914 A CN2011102850914 A CN 2011102850914A CN 201110285091 A CN201110285091 A CN 201110285091A CN 102446825 A CN102446825 A CN 102446825A
- Authority
- CN
- China
- Prior art keywords
- metal
- redundant
- hard mask
- layer
- metallic channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种去除金属层冗余金属填充的制造工艺。其工艺步骤如下:1)沉积低k值介质层;2)在沉积的低k值介质层上形成硬掩模层;3)对硬掩模层进行光刻和刻蚀;4)进行导线金属和冗余金属的填充,完成金属层沉积;5)对金属层进行化学机械研磨;6)继续化学机械研磨低k值介质层和金属混合层,进一步去除冗余金属。本方法通过一种在制作单大马士革和双大马士革金属互连中利用化学机械研磨进一步去除冗余金属的工艺,可以有效地减少或消除冗余金属填充引入的金属层内和金属层间的耦合电容,非常适于实用。
Description
技术领域
本发明涉及一种半导体制造工艺,特别是涉及一种去除金属层冗余金属填充的制造工艺。
背景技术
随着半导体芯片的集成度不断提高,晶体管的特征尺寸不断缩小。进入到130纳米技术节点之后,受到铝的高电阻特性的限制,铜互连逐渐替代铝互连成为金属互连得主流。由于铜的干法刻蚀工艺不易实现,铜导线的制作方法不能像铝导线那样通过刻蚀金属层而获得。现在广泛采用的铜导线的制作方法是称作大马士革工艺的镶嵌技术。该工艺在硅片上首先沉积低k值介质层,然后通过光刻和刻蚀在介质层中形成金属导线槽,继续后续的金属层沉积和金属层化学机械研磨制成金属导线。该工艺包括只制作金属导线的单大马士革工艺和同时制作接触孔和金属导线的双大马士革工艺。
在大马士革工艺中用到金属层化学机械研磨最终形成镶嵌在介质层中的金属导线。为了达到均匀的研磨效果,要求硅片上的金属图形密度尽可能均匀。而产品设计的金属图形密度常常不能满足化学机械研磨均匀度要求。解决的方法是在版图的空白区域填充冗余金属来使版图图形密度均匀化。冗余金属提高了图形密度的均匀度,但是不可避免地引入了额外的金属间的耦合电容。为了减少额外的耦合电容带给器件的负面影响,在设计冗余金属填充时要尽可能减少冗余金属的填充数量。
电容可以由下列公式计算:
其中,ε0为真空介电常数;εr为介质介电常数;s为相对的金属面积;d为的金属间距离。由上述公式可见,减少金属的相对面积和增加金属间距离可以减小电容。也就是说,减小冗余金属的体积可以减小由于添加冗余金属而引入的额外的金属间的耦合电容。
专利号为CN101752298A的中国专利涉及一种金属互连结构的制造方法,包括:提供半导体衬底,所述半导体衬底上具有金属间介质层、金属间介质层中的双镶嵌开口、覆盖于所述金属间介质层上的阻挡层和阻挡层上的金属层,所述金属层填充于双镶嵌开口中;平坦化所述金属间介质层的表面以形成金属互连层;在所述金属互连层上形成第一刻蚀停止层;通过平坦化工艺去除所述第一刻蚀停止层;在通过平坦化工艺去除所述第一刻蚀停止层之后的金属互连层上形成第二刻蚀停止层、第二刻蚀停止层之上的钝化层、以及镶嵌在所述钝化层中的焊垫层,所述焊垫层位于所述金属互连层之上。所述方法能够避免由金属互连层的金属突起而引起的电路连接缺陷,提高半导体器件的可靠性。
专利号为CN101740479A的中国专利涉及一种半导体器件的制造方法,包括:提供半导体衬底,平坦化所述半导体衬底的表面以形成金属互连层,所述平坦化至少包括:去除所述双镶嵌开口外的多余金属;去除所述双镶嵌开口外的阻挡层;在平坦化之后的半导体衬底上形成刻蚀停止层、刻蚀停止层之上的钝化层、以及嵌在所述钝化层中的焊垫层,所述焊垫层位于所述金属互连层之上;去除所述双镶嵌开口外的阻挡层之前还包括:将所述半导体衬底置于形成所述刻蚀停止层的设备中进行加热处理,所述加热处理的温度大于或等于后续任一工艺的温度。采用所述半导体器件的制造方法,能够避免这些突起在后端清洗工艺中被氧化侵蚀而形成腐蚀缺陷,提高器件的可靠性。
为了有效地减少或消除冗余金属填充引入的金属层内和金属层间的耦合电容,本发明提供一种减薄或去除金属层冗余金属填充的制造工艺。本发明所提供并仅仅作为示例但不对发明构成限制的优选实施例在具体实施方式中有所体现。
发明内容
鉴于上述问题,本发明的目的在于提供一种减薄或去除金属层冗余金属填充的制造工艺。本发明提出一种在制作单大马士革和双大马士革金属互连中利用化学机械研磨进一步减薄或完全去除比导线金属薄的冗余金属的工艺。本发明通过去除金属层冗余金属填充,可以有效地减少或消除冗余金属填充引入的金属层内和金属层间的耦合电容。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。
本发明提出的一种去除金属层冗余金属填充的制造工艺,其工艺步骤如下:
1)沉积低k值介质层;
2)在沉积的低k值介质层上形成硬掩模层;
3)对硬掩模层进行光刻和刻蚀;
4)进行导线金属和冗余金属的填充,完成金属层沉积;
5)对金属层进行化学机械研磨;
6)继续化学机械研磨低k值介质层和金属混合层,进一步去除冗余金属。
所述的硬掩模层,其材质为碳化硅、氮化硅、氮氧化硅、钛、氮化钛、氧化钛、钽、氮化钽、氧化钽。
所述的硬掩模层,其厚度范围在1纳米至1000纳米之间。
本发明的目的及解决其技术问题还可以采用以下技术方案得到进一步实现的。
所述的去除金属层冗余金属填充的制造工艺,在步骤(3)中对硬掩模层进行光刻和刻蚀时去除非冗余金属区域的硬掩模层,再通过光刻和刻蚀形成金属导线槽和冗余金属槽。
所述的去除金属层冗余金属填充的制造工艺,冗余金属槽比金属导线槽浅。
所述的去除金属层冗余金属填充的制造工艺,在步骤(3)中对硬掩模层进行光刻和刻蚀时完成两次光刻和刻蚀形成硬掩模金属导线槽和硬掩模冗余金属槽,再次光刻和刻蚀形成金属导线槽和冗余金属槽。
所述的去除金属层冗余金属填充的制造工艺,硬掩模冗余金属槽比硬掩模金属导线槽浅。
所述的去除金属层冗余金属填充的制造工艺,冗余金属槽比金属导线槽浅。
本发明通过去除金属层冗余金属填充,可以有效地减少或消除冗余金属填充引入的金属层内和金属层间的耦合电容。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1绘示低k值介质层和硬掩模层的剖面图。
图2绘示完成光刻和刻蚀去除非冗余金属区域的硬掩模层的剖面图。
图3绘示完成光刻和刻蚀形成硬掩模金属导线槽和硬掩模冗余金属槽的剖面图。
图4绘示完成光刻和刻蚀形成金属导线槽和冗余金属槽的剖面图。
图5绘示完成金属层沉积和金属层化学机械研磨后导线金属和冗余金属填充的剖面图。
图6绘示化学机械研磨进一步去除冗余金属填充的剖面图。
附图标记:1. 低k值介质层,2. 冗余金属槽,3. 金属导线槽,4. 导线金属,5. 冗余金属,8. 硬掩模层,9. 硬掩模金属导线槽,10. 硬掩模冗余金属槽。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的去除金属层冗余金属填充的制造工艺,详细说明如下。
本发明的不同实施例将详述如下,以实施本发明的不同的技术特征,可理解的是,以下所述的特定实施例的单元和配置用以简化本发明,其仅为范例而不限制本发明的范围。
本发明提出的一种去除金属层冗余金属填充的制造工艺,其工艺步骤如下:
1)沉积低k值介质层;
2)在沉积的低k值介质层上形成硬掩模层;
3)完成光刻和刻蚀去除非冗余金属区域的硬掩模层;
4)再次光刻和刻蚀形成金属导线槽和冗余金属槽。
5)进行导线金属和冗余金属的填充,完成金属层沉积;
6)对金属层进行化学机械研磨;
7)继续化学机械研磨低k值介质层和金属混合层,进一步去除冗余金属。
其中硬掩模层的材质为碳化硅、氮化硅、氮氧化硅、钛、氮化钛、氧化钛、钽、氮化钽、氧化钽,其厚度范围在1纳米至1000纳米之间。
首先沉积低k值介质层后,在沉积的低k值介质层上形成硬掩模层,图1绘示低k值介质层和硬掩模层的剖面图。然后通过光刻和刻蚀去除非冗余金属区域的硬掩模层,图2绘示完成光刻和刻蚀去除非冗余金属区域的硬掩模层的剖面图。再通过光刻和刻蚀形成金属导线槽和冗余金属槽,图4绘示完成光刻和刻蚀形成金属导线槽和冗余金属槽的剖面图。其中冗余金属槽比金属导线槽浅。接着进行导线金属和冗余金属的填充,完成金属层沉积后,对金属层进行化学机械研磨,图5绘示完成金属层沉积和金属层化学机械研磨后导线金属和冗余金属填充的剖面图。最后继续化学机械研磨低k值介质层和金属混合层,进一步去除冗余金属,图6绘示化学机械研磨进一步去除冗余金属填充的剖面图。
本发明的目的还可以以另一种具体实施方式进行实施。
本发明提出的一种去除金属层冗余金属填充的制造工艺,其工艺步骤如下:
1)沉积低k值介质层;
2)在沉积的低k值介质层上形成硬掩模层;
3)完成两次光刻和刻蚀形成硬掩模金属导线槽和硬掩模冗余金属槽;
4)再次光刻和刻蚀形成金属导线槽和冗余金属槽。
5)进行导线金属和冗余金属的填充,完成金属层沉积;
6)对金属层进行化学机械研磨;
7)继续化学机械研磨低k值介质层和金属混合层,进一步去除冗余金属。
其中硬掩模层的材质为碳化硅、氮化硅、氮氧化硅、钛、氮化钛、氧化钛、钽、氮化钽、氧化钽,其厚度范围在1纳米至1000纳米之间。
首先沉积低k值介质层后,在沉积的低k值介质层上形成硬掩模层,图1绘示低k值介质层和硬掩模层的剖面图。然后进行两次光刻和刻蚀形成硬掩模金属导线槽和硬掩模冗余金属槽,图3绘示完成光刻和刻蚀形成硬掩模金属导线槽和硬掩模冗余金属槽的剖面图,其中硬掩模冗余金属槽比硬掩模金属导线槽浅。再通过光刻和刻蚀形成金属导线槽和冗余金属槽,图4绘示完成光刻和刻蚀形成金属导线槽和冗余金属槽的剖面图。其中冗余金属槽比金属导线槽浅。接着进行导线金属和冗余金属的填充,完成金属层沉积后,对金属层进行化学机械研磨,图5绘示完成金属层沉积和金属层化学机械研磨后导线金属和冗余金属填充的剖面图。最后继续化学机械研磨低k值介质层和金属混合层,进一步去除冗余金属,图6绘示化学机械研磨进一步去除冗余金属填充的剖面图。
本方法通过一种在制作单大马士革和双大马士革金属互连中利用化学机械研磨进一步去除冗余金属的工艺,可以有效地减少或消除冗余金属填充引入的金属层内和金属层间的耦合电容。
通过说明和附图,给出了具体实施方式的特定结构的典型实施例。尽管上述发明提出了现有的较佳实施例,然而,这些内容并不作为局限。对于本领域的技术人员而言,阅读上述说明后,各种变化和修正无疑将显而易见。因此,所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容,都应认为仍属本发明的意图和范围内。
Claims (8)
1.一种去除金属层冗余金属填充的制造工艺,其特征在于,其工艺步骤如下:
1)沉积低k值介质层;
2)在沉积的低k值介质层上形成硬掩模层;
3)对硬掩模层进行光刻和刻蚀;
4)进行导线金属和冗余金属的填充,完成金属层沉积;
5)对金属层进行化学机械研磨;
6)继续化学机械研磨低k值介质层和金属混合层,进一步去除冗余金属。
2.如权利要求1所述的一种去除金属层冗余金属填充的制造工艺,其特征在于,所述的硬掩模层的材质为碳化硅、氮化硅、氮氧化硅、钛、氮化钛、氧化钛、钽、氮化钽、氧化钽。
3.如权利要求1所述的一种去除金属层冗余金属填充的制造工艺,其特征在于,所述的硬掩模层的厚度范围在1纳米至1000纳米之间。
4.如权利要求1所述的一种去除金属层冗余金属填充的制造工艺,其特征在于,在步骤(3)中对硬掩模层进行光刻和刻蚀时去除非冗余金属区域的硬掩模层,再通过光刻和刻蚀形成金属导线槽和冗余金属槽。
5.如权利要求4所述的一种去除金属层冗余金属填充的制造工艺,其特征在于,所述的冗余金属槽比金属导线槽浅。
6.如权利要求1所述的一种去除金属层冗余金属填充的制造工艺,其特征在于,在步骤(3)中对硬掩模层进行光刻和刻蚀时完成两次光刻和刻蚀形成硬掩模金属导线槽和硬掩模冗余金属槽,再次光刻和刻蚀形成金属导线槽和冗余金属槽。
7.如权利要求6所述的一种去除金属层冗余金属填充的制造工艺,其特征在于,所述的硬掩模冗余金属槽比硬掩模金属导线槽浅。
8.如权利要求6所述的一种去除金属层冗余金属填充的制造工艺,其特征在于,所述的冗余金属槽比金属导线槽浅。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102850914A CN102446825A (zh) | 2011-09-23 | 2011-09-23 | 一种去除金属层冗余金属填充的制造工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102850914A CN102446825A (zh) | 2011-09-23 | 2011-09-23 | 一种去除金属层冗余金属填充的制造工艺 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102446825A true CN102446825A (zh) | 2012-05-09 |
Family
ID=46009206
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011102850914A Pending CN102446825A (zh) | 2011-09-23 | 2011-09-23 | 一种去除金属层冗余金属填充的制造工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102446825A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103258792A (zh) * | 2013-05-23 | 2013-08-21 | 上海华力微电子有限公司 | 降低冗余金属耦合电容的沟槽优先双大马士革铜互连方法 |
CN107967371A (zh) * | 2016-10-18 | 2018-04-27 | 展讯通信(上海)有限公司 | 删除Net上多余金属线的方法及装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6849549B1 (en) * | 2003-12-04 | 2005-02-01 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming dummy structures for improved CMP and reduced capacitance |
CN101231667A (zh) * | 2007-01-22 | 2008-07-30 | 台湾积体电路制造股份有限公司 | 半导体制造工艺的冗余填充方法以及半导体装置 |
US7470630B1 (en) * | 2005-04-14 | 2008-12-30 | Altera Corporation | Approach to reduce parasitic capacitance from dummy fill |
CN102117348A (zh) * | 2009-12-31 | 2011-07-06 | 中国科学院微电子研究所 | 一种用冗余金属填充实现版图密度均匀化的预处理方法 |
CN102130043A (zh) * | 2010-12-30 | 2011-07-20 | 中国科学院微电子研究所 | 一种填充冗余金属的方法 |
-
2011
- 2011-09-23 CN CN2011102850914A patent/CN102446825A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6849549B1 (en) * | 2003-12-04 | 2005-02-01 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming dummy structures for improved CMP and reduced capacitance |
US7470630B1 (en) * | 2005-04-14 | 2008-12-30 | Altera Corporation | Approach to reduce parasitic capacitance from dummy fill |
CN101231667A (zh) * | 2007-01-22 | 2008-07-30 | 台湾积体电路制造股份有限公司 | 半导体制造工艺的冗余填充方法以及半导体装置 |
CN102117348A (zh) * | 2009-12-31 | 2011-07-06 | 中国科学院微电子研究所 | 一种用冗余金属填充实现版图密度均匀化的预处理方法 |
CN102130043A (zh) * | 2010-12-30 | 2011-07-20 | 中国科学院微电子研究所 | 一种填充冗余金属的方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103258792A (zh) * | 2013-05-23 | 2013-08-21 | 上海华力微电子有限公司 | 降低冗余金属耦合电容的沟槽优先双大马士革铜互连方法 |
CN107967371A (zh) * | 2016-10-18 | 2018-04-27 | 展讯通信(上海)有限公司 | 删除Net上多余金属线的方法及装置 |
CN107967371B (zh) * | 2016-10-18 | 2021-02-23 | 展讯通信(上海)有限公司 | 删除Net上多余金属线的方法及装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI579998B (zh) | 半導體裝置與其形成方法 | |
US7619310B2 (en) | Semiconductor interconnect and method of making same | |
CN102446827A (zh) | 一种去除金属层冗余金属填充的制造工艺 | |
CN107452674B (zh) | 集成电路中的接触件填充 | |
CN101752298B (zh) | 金属互连结构的制造方法 | |
US6483142B1 (en) | Dual damascene structure having capacitors | |
US8409962B2 (en) | Manufacturing method of copper interconnection structure with MIM capacitor | |
KR102274848B1 (ko) | 배리어층 제거 방법 및 반도체 구조체 형성 방법 | |
WO2000041224A2 (en) | Lithographic method for creating damascene metallization layers | |
KR20140065450A (ko) | 에어 갭 상호연결 구조의 형성 방법 | |
CN102446825A (zh) | 一种去除金属层冗余金属填充的制造工艺 | |
JP2005038999A (ja) | 半導体装置の製造方法 | |
CN102446828B (zh) | 一种去除金属层冗余金属填充的制造工艺 | |
JP2010165864A (ja) | 半導体装置の製造方法 | |
CN102456615B (zh) | 一种去除金属层冗余金属填充的制造工艺 | |
KR100544030B1 (ko) | 다중-레벨도전구조물및그의제조방법 | |
CN102339791B (zh) | 一种半导体器件制作方法 | |
CN102354682B (zh) | 半导体器件制作方法 | |
CN102339790A (zh) | 半导体器件制作方法 | |
CN102361019A (zh) | 一种半导体器件制作方法 | |
CN102339793A (zh) | 一种半导体器件制作方法 | |
CN102969271A (zh) | 半导体器件及其制作方法 | |
CN102969270A (zh) | 半导体器件及其制作方法 | |
CN102969272A (zh) | 半导体器件及其制作方法 | |
CN102420181A (zh) | 一种半导体器件制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120509 |