CN101231667A - 半导体制造工艺的冗余填充方法以及半导体装置 - Google Patents
半导体制造工艺的冗余填充方法以及半导体装置 Download PDFInfo
- Publication number
- CN101231667A CN101231667A CNA200710103909XA CN200710103909A CN101231667A CN 101231667 A CN101231667 A CN 101231667A CN A200710103909X A CNA200710103909X A CN A200710103909XA CN 200710103909 A CN200710103909 A CN 200710103909A CN 101231667 A CN101231667 A CN 101231667A
- Authority
- CN
- China
- Prior art keywords
- redundancy
- thickness
- filling
- density
- report
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 203
- 238000011049 filling Methods 0.000 title claims abstract description 68
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 98
- 239000002184 metal Substances 0.000 claims abstract description 97
- 230000008569 process Effects 0.000 claims abstract description 52
- 238000004088 simulation Methods 0.000 claims description 22
- 238000011960 computer-aided design Methods 0.000 claims description 13
- 238000013461 design Methods 0.000 abstract description 37
- 238000003780 insertion Methods 0.000 abstract description 3
- 230000037431 insertion Effects 0.000 abstract description 3
- 238000013500 data storage Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 27
- 238000005516 engineering process Methods 0.000 description 14
- 230000003628 erosive effect Effects 0.000 description 14
- 238000000227 grinding Methods 0.000 description 14
- 238000007689 inspection Methods 0.000 description 9
- 238000005498 polishing Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000005457 optimization Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 206010043458 Thirst Diseases 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 230000035922 thirst Effects 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种半导体制造工艺的冗余填充方法,提供电路图形,产生该电路图形的密度报告以辨别冗余填充(dummy insertion)的可行区域(feasible area)。该方法也包括利用该密度报告模拟平坦化(planarization)制造工艺和辨别该电路图形上的热点(hot spot),并填充虚拟冗余图形在该可行区域里,再调整该密度报告。此方法利用该调整的密度报告模拟该平坦化制造工艺直到该热点被移除为止。本发明可以减少电路设计的冗余金属数量而节省光掩模时间、CPU时间、和信号存储存储器。这将有利于设计时序收敛(time closure)更快更容易。
Description
技术领域
本发明涉及一种半导体制造工艺,特别涉及一种以最佳的冗余填充(dummy insertion)数目保证化学机械研磨(chemical mechanical polishing,CMP)性能的方法。
背景技术
当芯片尺寸缩小且技术达到次微米时,双镶嵌结构(dual damascene)制造工艺被普遍用于半导体制造。在双镶嵌结构制造工艺中,铜一般用来当连结的导电材料。其它导电材料包括钨、钛、氮化钛。相对应地,氧化硅、掺氟的硅玻璃、或低介电常数(k)的材料用作层间介电层(inter-level dielectric,ILD)。化学机械研磨技术用在回蚀(etch back)和全域平坦化(planarize)晶圆表面的导电材料和/或ILD上。化学机械研磨在材料去除制造工艺中同时包括机械磨光和化学蚀刻。
然而,因为金属和介电质材料的移除率经常不相同,因此对研磨的选择性会导致不想要的凹陷(dishing)和侵蚀(erosion)现象。凹陷时常发生在金属减退至邻近介电质的平面以下或超出邻近介电质的平面以上。侵蚀则是介电质的局部过薄。凹陷和侵蚀现象易受图形的结构和图形的密度影响。因此,冗余金属(dummy metal)的特性被用来设计整合至镶嵌结构,以让图案密度更平均而改善平坦化工艺。
其它使用化学机械研磨的制造工艺程序也遇到相同的问题。举例而言,浅沟槽隔离(shallow trench isolation,STI)使用化学机械研磨去形成一个全域平坦化的剖面。过度蚀刻(overetching)通常用来确保氮化硅上氧化硅的蚀刻完整。至于与区域图形相关的表面差异,可应用冗余因子(dummy feature),如主动冗余因子,在STI沟槽里移除此差异。
一般而言,冗余填充方法基于局部密度原则,此原则在一晶圆上广泛加入冗余因子以达到一平均目标密度。通过此方法,过量的冗余因子可能会被形成,因而增加半导制造工艺的时间和成本。当新的制造工艺技术出现以及电路设计变得更复杂时,这些问题将会被放大。此外,不必要的冗余因子可能降低装置的效能,如增加寄生电容等不良副作用。因此,一种简单而符合经济效益的方法,可以最佳化冗余因子的数目而不影响化学机械研磨性能的方法,是大家所渴望出现的。
发明内容
本发明的目的是提供一种减少电路设计的冗余金属数量来节省光掩模时间、CPU时间、和信号存储存储器的方法和装置。
本发明提供一种冗余填充的方法。此方法提供电路图形,产生此电路图形的密度报告以辨别冗余填充的可行区域,并根据密度报告模拟平坦化工艺并辨别电路图形上的热点(hot spot)。填充冗余填充至此可行区域并接着调整密度报告,再根据调整后的密度报告模拟平坦化工艺直到热点移除为止。在一些实施例中,提供此电路图形的为电脑辅助设计(CAD)格式。而在一些实施例中,此电路图形为GDS格式。在一些实施例中,电路图形包括数个金属层。
在其它实施例中,电路图形被分成数个区域,并且利用软件环境,如设计原则检查(design rule check,DRC)工具,决定每个区域的区域密度。模拟的过程包括执行虚拟化学机械研磨(virtual chemical mechanical polishing,VCMP)模拟器,以产生这些区域的厚度和形貌(topography)报告。辨别热点的方法包括判别此热点与邻近区域的厚度差异是否大于最小厚度。
本发明也公开一最佳冗余填充的方法。该方法提供电路布局,并产生此电路布局的密度报告以辨别冗余填充的可行区域。模拟第一平坦化工艺(使用第一密度填充方法填充冗余图形(dummy pattern)),以及模拟第二平坦化工艺(使用第二密度填充方法填充冗余图形)。并且通过比较第一平坦化工艺的第一厚度报告和第二平坦化工艺的第二厚度报告,辨别热点和冷点(cold spot),且决定此电路图形的最佳冗余填充。在一些实施例中,此电路图形被分成数个格子,每个格子有其区域密度。在一些实施例中,产生密度报告的方法还包括在这些格子上执行设计原则检查,以辨别该可行区域与其密度的冗余填充。在其它实施例中,模拟的方法还包括执行虚拟化学机械研磨模拟器。
还有其它的实施例的模拟方法,包括设定第一密度填充方法具有最小密度填充方法。并且,该模拟方法包括设定第二密度填充方法具有目标密度填充方法。在一些实施例中,辨别可行区域的方法包括判别冷点以移除此区域的冗余图形,该冷点为第一平坦化工艺和第二平坦化工艺的厚度差异小于最小厚度的一个格子。在其它实施例中,辨别可行区域的方法包括判别热点以增加冗余填充至此区域,该热点与邻近格子的厚度差异大于最小厚度。还有其它实施例中,辨别可行区域的方法包括判别热点以增加冗余填充至此区域,该热点的第一厚度报告与第二厚度报告的厚度差异大于最小厚度。在其它实施例中,此方法还包括产生一个伴随此最佳冗余填充的最终电路布局。
本发明也提供一半导体装置,包括有数个区域的电路布局,其中每个区域有其区域密度,还有在此电路布局上可用作冗余填充的可行区域。此半导体装置也包括形成于此区域的最佳冗余填充,其中该最佳冗余填充通过比较第一模拟平坦化工艺(使用第一密度填充方法)和第二模拟平坦化工艺(第二密度填充方法),以辨别热点和冷点。在一些实施例中,第一密度填充方法包括最小密度填充方法。在其它实施例中,第二密度填充方法包括目标密度填充方法。
还有一些实施例,该最佳冗余填充包括从冷点移除冗余图形,该冷点所在区域的第一平坦化工艺和第二平坦化工艺的厚度差异小于最小厚度。在其它实施例中,该最佳冗余填充包括在热点加入冗余图形,该热点所在的区域与其邻近区域的厚度差异大于最小厚度。还有其它实施例,该最佳冗余填充包括在热点加入冗余图形,该热点所在区域的第一厚度报告和第二厚度报告的厚度差异大于最小厚度。
本发明可以减少电路设计的冗余金属数量而节省光掩模时间、CPU时间、和信号存储存储器。这将有利于设计时序收敛(time closure)更快更容易。此外,通过降低冗余金属数量,寄生电容和电源消耗也跟着降低。本发明针对金属剖面/厚度取代区域金属密度而提供最佳冗余填充方法。本发明的公开方法使得冗余版图分布最佳化(通过改进执行时间、存储器使用、与总冗余填充数)而未牺牲化学机械研磨性能。
附图说明
本发明所公开的内容,配合附图将能被最有效地理解。在此需注意的是,根据业界的实际操作标准,许多所述特性(如数值、尺寸的大小)将可被放大或缩小。
图1A-图1D为半导体晶圆因化学机械研磨制造工艺而造成的凹陷和侵蚀现象断面图。
图2为一智能冗余填充方法的实施例方块图。
图3为另一智能冗余填充方法的实施例方块图。
图4为实现图3的方法后的简化金属层俯视图。
图5为一图例,说明一金属层在没有冗余填充、应用过量冗余填充、和应用本发明所公开的冗余填充方法相比的厚度差异。
图6为应用本发明所公开方法的信号处理系统。
其中,附图标记说明如下:
120、140、160、180~半导体装置
122、142、162、182~介电质
124、144、164、184~金属
230、330~密度与可行区域报告
240、341、342~虚拟化学机械研磨模拟器
250、351、352~厚度报告
411、412、413、423、431、432、433~热点
414、424~冷点
410、420、430~金属层
604~伺服器600~系统
608、610、612~用户端606~存储装置
602~网络
具体实施方式
为了使本发明更容易被理解,下列叙述都将写成实施例或举例的形式,并配合附图。然而,这些实施例或举例并不意图限制本发明的范围。任何变化及进一步修改将描述于实施例中,或可由本领域普通技术人员依本发明所公开的内容思考得知。此外,一个或多个相近的元件不代表没有介于其间的元件存在。再者,参考数字可能于这些实施例中重复出现,但其本身不代表实施例的特性可套用于另一实施例上,即使他们有相同的参考数字。
图1为四个因化学机械研磨造成的凹陷与侵蚀现象的半导体晶圆断面图100。在图1A中,当金属124有比介电质122更高的研磨率(polishing rate)时,半导体装置120在半导体晶圆中发生凹陷。介电质122可能包括氧化硅、掺氟的硅玻璃、低介电常数k的材料、或上述材料的组合。金属124可能包括铜、钨、钛、氮化钛、钽、氮化钽、或上述金属的组合。介电质122和金属124可能为集成半导体电路的部分互连结构,且可能由双镶嵌制造工艺所制造,该制造工艺包括沉淀、蚀刻、以及化学机械研磨。当平坦化的制造工艺(如化学机械研磨)中,金属124的移除率高于介电质122时,相较于平坦表面的剖面显著差异即称为凹陷现象。
图1B中,当介电质142的研磨率高于金属144时,半导体140发生凹陷。当介电质142的移除率高于金属144时,与平坦的表面相较的剖面差异也称之为凹陷。
图1C中,当介电质162的研磨率高于金属164时,半导体160发生侵蚀现象。当介电质162的移除率高于金属164时,与平坦的表面相较的剖面差异便称为侵蚀现象。
图1D中,当介电质182的研磨率高于金属184时,半导体160发生侵蚀现象。当金属184的移除率高于介电质182时,与平坦的表面相较的剖面差异也称为侵蚀现象。
半导体装置120、140、160、和180还包括电路和半导体基板。该电路可能包括金氧半导体场效型晶体管(MOSFET)、双极晶体管、二极体、存储器单元、电阻、电容、电感、高电压晶体管、感测器、或上述的组合。该半导体基板可能包括元素半导体(如硅晶、多晶硅、非晶硅、和锗),或化合半导体(如碳硅化合物和砷化镓),或是合金半导体(如硅锗、磷砷化镓、砷铟化镓、砷镓化铝、磷铟化镓),或是上述的组合。该半导体基板可能为绝缘层上硅(semiconductor on insulator,SOI),具有埋藏氧化层(buried oxide,BOX)结构。在其它实施例中,化合半导体基板可能包括多重硅结构,或者此硅基板可能包括多层化合半导体结构。
凹陷和侵蚀现象可能源自隔离结构的形成,如化学机械研磨的浅沟槽隔离(shallow trench isolation,STI)。举例浅沟槽隔离而言,是通过在基板上干蚀刻一个沟槽并注入绝缘体(如氧化硅、低介电常数k的材料、或是上述的组合)至此沟槽中而形成。氮化硅可以用作蚀刻停止层(etch stop layer)以保护STI区域间的作用区域。被填满的沟槽可能具有多层结构,如由化学气相沉积(chemical vapor deposition,CVP)形成的热氧化衬底层(thermal oxide linerlayer)加氧化硅。当化学机械研磨用以回蚀和平坦化半导体表面时,氧化硅和氮化硅的研磨选择性可能造成凹陷。
凹陷和侵蚀现象两者都与图形密度有关。在包括SIT形成和互连结构形成的化学机械研磨的平坦化工艺中,为了移除凹陷和侵蚀,冗余填充可以用来改进图形密度和减少平坦剖面的差异。
图2说明智能冗余填充方法200的方块图。此方法200开始于步骤210,其中的电路布局是基于客户的集成电路设计且没有冗余填充。此电路布局(例如设计信号)是以电脑辅助设计格式(如GDS格式)提供。通常此电路布局包括数个金属层。每个金属层包括在电介层上的互连用金属。为了简化说明,方法200使用只有一层金属层的电路布局。然而,本发明的精神与其范围是可以扩展至多重金属层的,因为化学机械研磨的性能有加乘的效果。也就是说,位于上层金属层的化学机械研磨性能仰赖于其下层金属层的化学机械研磨性能。电路布局的金属层被分成数个区域,可以说成单元(cell)、格子(grid)、或区块(tile)。区域的数目可以变动,视技术与电路设计的复杂度而定。
继续方法200的步骤220,利用设计规则检查(design rule check,DRC)以针对金属层内每个区域执行密度扫描。设计规则检查是一个软件工具,用以判别电路布局是否符合一组设计规则。为了举例方便,此例中的一个设计规则是金属层中内连线的最小密度规则。每个区域有其区域密度,而区域密度的算法为在一区域内金属连线的总面积除以此区域的总面积。最小密度规则要求每个区域的区域密度要等于或大于一最小密度值。设计原则检查仅是一个例子,而用许多程序语言撰写的其它的软件程序也可决定和分析一图形布局的密度与可行区域(feasible area),可行区域的详细说明如下。
继续方法200的步骤230,其中设计原则检查提供包括每个区域密度的密度回报。在一决定冗余填充数量的常见规则方法之下,冗余填充(dummy fill)软件工具在设计原则检查环境里使用区域密度信息,以执行冗余填充在整块芯片上。如果在一给定区域的区域密度不符合一最小密度,此冗余填充软件工具就会填充冗余图形至此区域的自由区。CPU的执行时间和存储器使用量(为了输出具冗余填充的文件)是依赖于电路设计的复杂度。新制造工艺科技的出现和电路设计变得愈来愈复杂,执行时间与存储器使用量便变得不符经济效益且不实际。为了改善此制造工艺,可在冗余填充之前辨别可行区域的密度。举例而言,设计原则检查是又快又容易取得此信息的工具。可行区域与其密度报告表示在一给定区域内有多少空区可以用作冗余填充。此可行区域可动态更新,如虚拟冗余图形填充后再接续修正密度报告,如下所述。
继续方法200的步骤240,其中执行一虚拟化学机械研磨(virtualchemical mechanical polishing,VCMP)模拟器。虚拟化学机械研磨模拟器是一个模拟化学机械研磨过程的软件工具。每个区域和其区域密度为虚拟化学机械研磨的输入。此外,尚有其它输入参数提供给虚拟化学机械研磨模拟器,如金属材质、介电材料、研磨垫(polishing pad)硬度、垫的类型、研磨浆(polishing slurry)公式、研磨压力、转速、研磨率、和研磨选择性。
继续方法200的步骤250,其中虚拟化学机械研磨模拟器根据给定的输入信号产生金属层的厚度和形貌报告。在模拟化学机械研磨制造工艺后,厚度和形貌报告提供此金属层一全域的厚度剖面图。此报告包括金属层中每个区域的平均厚度。
继续方法200的步骤260,厚度及形貌报告被制造工艺以判别金属层内的热点。热点为金属层内容易被化学机械研磨的问题(如凹陷和侵蚀)影响的区域。例如辨别热点的一个技术是去评价相邻金属层的厚度差异。每个区域有由虚拟化学机械研磨模拟器判别的一平均厚度。在一给定区域中,此区域与其周围区域的厚度差异是被用来计算的。在此实施例中,厚度差异是此区域平均厚度与其邻近区域平均厚度的差异的绝对值。假如此厚度差异大于一最小厚度,则此区域会被标示成热点。金属层内所有区域皆以同样的方式判别是否为热点。
继续方法200的步骤270,判别金属层内的热点是否被移除。如果有热点的话,方法200继续步骤280,调整密度报告以产生虚拟冗余填充(virtualdummy insertion)。此虚拟冗余填充是个程序,建议一个新的冗余图形去填充此可行区域。此可行区域可由设计原则检查环境或其它上述的合适软件环境来判别。然而,虚拟冗余填充是用设计原则检查环境以外所处理的。此建议的方式是基于下列公式:Di=Do+(1-Do)×Df×Dp,其中Di是给定区域的填充密度,Do是原始密度,Df是可行密度,以及Dp是建议的虚拟冗余填充的有效图形密度。可行密度表示一个区域内还有多少空区可以用作冗余填充。此执行密度在新的虚拟冗余图形加入可行区域后被更新。
被加入冗余图形的区域将有较高的区域密度。因此,密度报告被调整以响应虚拟冗余图形的加入。方法200用此调整的密度报告,重复步骤240到260以模拟化学机械研磨制造工艺。此目的在于移除所有热点,并达到金属层上大致平均的全域厚度剖面。于是方法200将重复此虚拟冗余填充制造工艺(步骤280)和模拟化学机械研磨制造工艺(步骤240到步骤260)直到金属层上大多数或全部的热点都被移除为止。通过在设计原则检查冗余填充环境外执行虚拟冗余填充,且没有在芯片上全面性填充冗余图形,CPU执行时间和存储器大小可大幅度改进。此外,此方法也可广泛使其它冗余填充的应用受惠,因为填充的数目被减少且最佳化了。
如果没有热点的话,方法200继续执行步骤290,经由前面步骤决定的最后建议冗余图形被整合至此电路布局内。在步骤295,有最后建议冗余图形的电路布局是电脑辅助设计的格式(如可用于制造的GDS格式)。此外,用于信号结构的设计格式也可包括设计交换格式(design exchange format,DEF)或库交换格式(library exchange format,LEF)。方法200是以单层金属层的电路布局作为描述的。然而方法200可通过施行此方法于每层金属层,而延伸至多重金属层的电路布局。因为化学机械研磨的性能是累积的,每个金属层的厚度剖面会影响到下一个金属层的厚度剖面。于是,假如所有金属层有均匀的厚度剖面,则整个电路布局的厚度剖面也会变得均匀,因此由化学机械研磨制造工艺产生的问题(如凹陷或侵蚀)便可被移除或减少。
图3说明另一智能冗余填充的方法300,根据本发明的另一实施例。方法300开始于步骤310,其中电路布局是基于客户的集成电路设计且没有冗余填充。此电路布局是电脑辅助设计格式(如GDS格式)。通常此电路布局包括数个金属层。每个金属层包括在电介层上的互连用金属。为了简化说明,方法300使用只有一层金属层的电路布局。然而,本发明的精神与其范围是可以扩展至多重金属层的,因为化学机械研磨的性能有加乘的效果。这也就是说,位于上层的金属层的化学机械研磨性能仰赖于其下层金属层的化学机械研磨性能。电路布局的金属层被分成数个区域或单元。区域的数目可以变动,视技术与电路设计的复杂度而定。
继续方法300的步骤320,金属层内每个区域的密度扫描使用的是设计原则检查。设计原则检查是一个软件工具,判别电路布局是否符合一组设计规则。为了举例方便,此例中的一个设计规则是金属层内互连的最小密度规则。每个区域有其区域密度,而区域密度的算法为在一区域内金属连线的总面积除以此区域的总面积。最小密度规则要求每个区域的区域密度要等于或大于一最小密度值。
继续方法300的步骤330,其中设计原则检查提供包括每个区域密度的密度报告并判别可执行冗余填充的可行区域,如先前所述。
继续方法300的331和332的模拟,其中有虚拟化学机械研磨模拟器执行。虚拟化学机械研磨模拟器是一个模拟化学机械研磨过程的软件工具。每个区域和其区域密度为虚拟化学机械研磨的输入。此外,尚有其它输入参数提供给虚拟化学机械研磨模拟器,如金属材质、电介材质、研磨垫硬度、垫的类型、研磨浆公式、研磨压力、转速、研磨率、和研磨选择性。
第一虚拟化学机械研磨模拟路线331在可行区域内,实现虚拟冗余填充的第一密度填充方法。为了举例,第一密度填充方法为一最小密度填充方法(X%)341(例如15%的最小密度填充方法)。此15%最小密度填充方法341要求加入虚拟冗余图形至可行区域以达到15%的密度。因此,第一密度报告响应虚拟冗余填充的加入而被调整。此百分率可依化学机械研磨的制造经验而改变。
第二虚拟化学机械研磨模拟路线332在可行区域内,实现虚拟冗余填充的第二密度填充方法。为了举例,第二密度填充方法为一目标密度填充方法(Y%)342(例如50%的目标密度填充法)。50%目标密度填充方法342要求加入冗余图形至可行区域以达到50%密度。因此,第二密度报告响应虚拟冗余填充的加入而被调整。此百分率可依化学机械研磨的制造经验而改变。
方法300继续执行步骤351和352,其中虚拟化学机械研磨模拟器从第一密度填充方法产生第一厚度和形貌报告,以及从第二密度填充方法产生第二厚度和形貌报告。第一厚度和形貌报告提供在模拟SMP后的金属层全域厚度剖面,此SMP模拟实现15%最小密度填充方法341。第二厚度和形貌报告提供在模拟SMP后的金属层全域厚度剖面,此SMP模拟实行50%目标密度填充方法342。每个报告包括金属层上每个区域的平均厚度。
方法300继续执行步骤360,通过第一厚度报告和第二厚度报告判别热点和冷点。热点为金属层内容易受化学机械研磨制造工艺问题(如凹陷或侵蚀)影响的区域。举例而言,一个判别热点的技术为评价金属层内相邻区域的厚度差异。每个区域有由虚拟化学机械研磨模拟器判别的平均厚度。对一给定的区域而言,此区域与其周围区域的厚度差异是被计算的。此厚度差异为此区域与其周围区域平均厚度的差异的绝对值。假如厚度差异大于一最小厚度,则区域被标示为热点。此最小厚度可依CPM的制造经验或其它合适的人而改变。
相对地,另一个判别热点的技术为评价同区域内第一厚度报告与第二厚度报告的厚度差异。对一给定的区域,此厚度差异为此区域内第一厚度报告的平均厚度,与此区域内第二厚度报告的平均厚度的差异的绝对值。如果此厚度差异大于一最小厚度,则此区域被标示成热点。金属层内所有区域均利用第一厚度报告和第二厚度报告,以相同的方法去判别金属层内的所有热点。此最小厚度可依制造商或其它合适的人而制定。
冷点为金属层内不易受化学机械研磨的问题影响的区域,是良好的冗余因子移除候选名单。冷点为金属层内,第一厚度报告与第二厚度报告的厚度差异小于一最小厚度的一区域。如先前于步骤351和352讨论的,第一厚度报告由实行15%最小密度填充方法的虚拟化学机械研磨模拟器所产生,第二厚度报告由实行50%目标密度填充方法的虚拟化学机械研磨模拟器所产生。因此,虚拟冗余图形填充可行区域,且目标为15%填充量比目标为50%要来得少。通过辨别可行区域内的冷点,只要热点不会因移除而产生的话,满足15%最小密度填充方法或50%目标密度填充方法的冗余图形可以被移除。或者,冷点可由相同的厚度报告来辨别。最小密度填充方法和目标密度填充方法可以被制造者或其它合适人所改变或依据客户规格定制解决方案。
方法300继续执行步骤370,冗余图形在冷点被移除且在热点被加入。冗余图形可由与步骤200(步骤240到260与步骤280)相同的程序在热点被加入。于是,方法300提供填充最佳冗余图形的冗余填充程序,而此冗余图形可保留化学机械研磨性能,且此冗余填充程序在设计原则检查填充环境或其它合适的软件环境之外被执行。
继续方法300的步骤380,有最佳冗余填充的新电路布局为电脑辅助设计格式,如GDS格式。或者,此设计格式可包括设计交换格式(DEF)或库交换格式(LEF)信号结构。此新的电路布局可准备用于制造。
图4为金属层410的第一厚度报告(A),金属层420的第二厚度报告(B),以及产生自图3方法300的金属层430(C)的俯视图。金属层A 410包括数个区域411、412、413、414。每个区域有一判别自虚拟化学机械研磨的平均厚度。金属层(B)420包括区域423和424。每个区域有一判别自虚拟化学机械研磨的平均厚度。
如先前所述,热点是与邻近厚度差异大于一最小厚度的区域。举例而言,金属层(A)的区域411和412有大于一最小厚度的厚度差异,于是这些区域将会被考虑用虚拟冗余填充,如金属层(C)的区域431和432,其为判别金属层(A)热点的结果。热点也可是相同区域内,第一厚度报告和第二厚度报告的厚度差异大于一最小厚度的地方。举例而言,金属层(A)的区域413和金属层(B)的区域423有大于一最小厚度的厚度差异,于是此区域会考虑用虚拟冗余填充,如金属层(C)的区域433所示,此结果为通过比较金属层(A)和(B)而辨别的热点。
冷点通过相同区域内,第一厚度报告与第二厚度报告的厚度差异小于一最小厚度而得以辨别。举例而言,金属层(A)的区域414和金属层(B)的区域424有小于一最小厚度的厚度差异,于是此区域不会被考虑虚拟冗余填充,如同金属层(C)没有此区域一样。因此,较少的区域会被考虑作冗余填充而降低冗余填充的数量。
图5A和图5B说明没有冗余填充、有过量冗余填充、以及实现本发明所公开的冗余填充方法的金属层厚度差异。如先前所述,金属层被分为数个区域(如同格子、单元、或区块)。同一电路设计里有三层金属层,一层未使用冗余填充,一层使用过量冗余填充,以及一层使用本发明所公开的冗余填充方法。在图5B中,每个区域(虚线栅格内的tA)的厚度差异计算,为与其周围区域(虚线栅格外的tB)差异的绝对值。对所有三层金属层处理完后的结果显示于图500。水平轴表示厚度差异(单位为埃,),而垂直轴表示区域/栅格量。图500显示本发明公开的方法比未加入冗余填充有效降低厚度差异,图500也显示本发明公开的方法与过量冗余填充的厚度差异很相近。因此,本发明的公开方法最佳化了冗余图形分布(通过改进执行时间、存储器使用、与总冗余填充数)而未牺牲化学机械研磨性能。
图6说明有本发明公开方法的信号处理系统600。处理系统600包括网络602,其为一媒介,连接许多设备和电脑于此信号处理系统600。网络602也可能包括有线、无线、或光纤缆线连接。伺服器604连接至与存储设备606连接在一起的网络602。此外,用户端608、610、和612连接至网络602。这些用户端608、610、和612可能为个人电脑或网络电脑。伺服器604提供信号(如开机文件、作业系统图像、和应用程序)至用户端608-612。此网络信号处理系统600可能包括额外的伺服器、用户端、和其它未显示的设备。
此外,网络602可能包括Internet和/或网络集和使用TCP/IP协定的网关。在另一例子中,网络602可能包括数个不同型式的网络,如区域网络(LAN)或广域网络(WAN)。一个或数个本发明公开方法的步骤可能执行于相同电脑和/或相同程序。图6仅是例子,不表示限制本发明于这样的结构下。
虽然本发明所公开的如上所述,但本领域普通技术人员仍可作许多变动、替换、或取代而不偏离本发明所公开的精神与范围。例如,即使冗余金属填充的方法已在这些实施例被说明,其它种冗余因子,如二氧化硅可能用在本发明的公开方法中。上述公开所列出的步骤可以作不同的组合或平行执行。同样地,不同实施例所述的特性也可跨实施例而组合在一起。因此,所有如此修改的意图均包含于本发明的公开精神与范围内。
许多不同的优点存在于这些实施例中。当新制造工艺技术出现和电路设计变得更复杂时,平均因在芯片上加入不必要的冗余图形上所产生的寄生效应将变成重要的课题。本发明公开提供一方法以减少电路设计的冗余金属数量而节省光掩模时间、CPU时间、和信号存储存储器。这将有利于设计时序收敛(time closure)更快更容易。此外,通过降低冗余金属数量,寄生电容和电源消耗也跟着降低。此方法针对金属剖面/厚度取代区域金属密度而提供最佳冗余填充方法。在执行多边形选取和操作之前,此方法可在经由在模拟环境中的虚拟冗余填充方法而实现,并且可管理执行时间和信号存储。
Claims (24)
1.一种半导体制造工艺的冗余填充方法,包括:
提供电路图形;
产生该电路图形中、辨别为使用冗余填充的可行区域的密度报告;
根据该密度报告模拟平坦化工艺并且辨别该电路图形上的热点;
填充虚拟冗余图形至该可行区域并且依此调整该密度报告;以及
于填充该虚拟冗余图形后,根据调整的该密度报告模拟该平坦化工艺直到移除该热点。
2.如权利要求1所述的半导体制造工艺的冗余填充方法,其中,提供该电路图形的步骤包括以电脑辅助设计格式提供该电路图形。
3.如权利要求2所述的半导体制造工艺的冗余填充方法,其中,该提供方法包括以GDS格式提供该电路图形。
4.如权利要求1所述的半导体制造工艺的冗余填充方法,其中,该提供方法包括提供包括数个金属层的电路图形。
5.如权利要求1所述的半导体制造工艺的冗余填充方法,其中,该产生方法包括把该电路图形分成数个区域,并且在软件环境中判别每个区域的区域密度。
6.如权利要求5所述的半导体制造工艺的冗余填充方法,其中,该软件环境包括设计规则检查工具。
7.如权利要求5所述的半导体制造工艺的冗余填充方法,其中,该模拟方法包括执行虚拟化学机械研磨模拟器去产生该等区域的厚度和形貌报告。
8.如权利要求7所述的半导体制造工艺的冗余填充方法,其中,该辨别方法包括辨别该热点与其邻近区域有大于最小厚度的厚度差异。
9.一种半导体制造工艺的冗余填充方法,包括:
提供电路布局;
产生该电路布局的密度报告以辨别可以使用冗余填充的区域;
模拟使用填充冗余填充于该区域的第一密度填充方法的第一平坦化工艺,和第二密度填充方法的第二平坦化工艺;以及
决定该电路布局的最佳冗余填充,通过比较该第一平坦化工艺的第一厚度报告和该第二平坦化工艺的第二厚度报告,以辨别热点和冷点。
10.如权利要求9所述的半导体制造工艺的冗余填充方法,其中,该产生方法包括把该电路布局分成数个格子,其中每个格子具有区域密度。
11.如权利要求10所述的半导体制造工艺的冗余填充方法,其中,该产生方法包括在所述数个格子执行设计规则检查以辨别该区域和该区域可以执行冗余填充的密度。
12.如权利要求9所述的半导体制造工艺的冗余填充方法,其中,该模拟方法包括执行虚拟化学机械研磨模拟器。
13.如权利要求9所述的半导体制造工艺的冗余填充方法,其中,该模拟方法包括设定该第一密度填充方法,该第一密度填充方法包括最小密度填充方法。
14.如权利要求13所述的半导体制造工艺的冗余填充方法,其中,该模拟方法包括设定该第二密度填充方法,该第二密度填充方法包括目标密度填充方法。
15.如权利要求9所述的半导体制造工艺的冗余填充方法,其中,该决定方法包括辨别该冷点以移除该区域内的冗余填充,其中该冷点的该第一厚度报告和该第二厚度报告具有小于最小厚度的厚度差异。
16.如权利要求15所述的半导体制造工艺的冗余填充方法,其中,该决定方法包括辨别该热点以在该区域内加入冗余图形,其中该热点与其邻近格子具有大于最小厚度的厚度差异。
17.如权利要求15所述的半导体制造工艺的冗余填充方法,其中,该决定方法包括辨别该热点以在该区域内加入冗余图形,其中该热点的该第一厚度报告与该第二厚度报告具有大于最小厚度的厚度差异。
18.如权利要求9所述的半导体制造工艺的冗余填充方法,还包括产生有该最佳冗余填充的最终电路布局。
19.一种半导体装置,包括:
有数个区域的电路布局,其中每个区域具有区域密度;
在该电路布局内可以执行冗余填充的区域;以及
在该区域内的最佳冗余填充,其中该最佳冗余填充用以辨别热点和冷点,通过比较使用第一密度填充方法的第一模拟平坦化工艺和使用第二密度填充方法的第二模拟平坦化工艺。
20.如权利要求19所述的半导体装置,其中,该第一密度填充方法包括最小密度填充方法。
21.如权利要求20所述的半导体装置,其中,该第二密度填充方法包括目标密度填充方法。
22.如权利要求21所述的半导体装置,其中,该最佳冗余填充包括在该冷点移除冗余图形,其中该冷点在该第一模拟平坦化工艺和该第二模拟平坦化工艺的厚度差异小于最小厚度。
23.如权利要求22所述的半导体装置,其中,该最佳冗余填充包括在该热点加入冗余图形,其中该热点与邻近区域的厚度差异大于最小厚度。
24.如权利要求22所述的半导体装置,其中,该最佳冗余填充包括在该热点加入冗余图形,其中该热点的该第一模拟平坦化工艺和该第二模拟平坦化工艺的厚度差异大于最小厚度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/625,658 | 2007-01-22 | ||
US11/625,658 US7801717B2 (en) | 2007-01-22 | 2007-01-22 | Method for smart dummy insertion to reduce run time and dummy count |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101231667A true CN101231667A (zh) | 2008-07-30 |
CN101231667B CN101231667B (zh) | 2011-11-09 |
Family
ID=39641657
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710103909XA Expired - Fee Related CN101231667B (zh) | 2007-01-22 | 2007-05-15 | 半导体制造工艺的冗余填充方法以及半导体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7801717B2 (zh) |
CN (1) | CN101231667B (zh) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102024083A (zh) * | 2010-12-15 | 2011-04-20 | 中国科学院微电子研究所 | 一种提取含有冗余金属的互连结构的电容的方法 |
CN102130043A (zh) * | 2010-12-30 | 2011-07-20 | 中国科学院微电子研究所 | 一种填充冗余金属的方法 |
CN102324399A (zh) * | 2011-09-28 | 2012-01-18 | 上海华力微电子有限公司 | 半导体器件及其制作方法 |
CN102446825A (zh) * | 2011-09-23 | 2012-05-09 | 上海华力微电子有限公司 | 一种去除金属层冗余金属填充的制造工艺 |
CN102446827A (zh) * | 2011-09-23 | 2012-05-09 | 上海华力微电子有限公司 | 一种去除金属层冗余金属填充的制造工艺 |
CN102446828A (zh) * | 2011-09-23 | 2012-05-09 | 上海华力微电子有限公司 | 一种去除金属层冗余金属填充的制造工艺 |
CN102456615A (zh) * | 2011-09-23 | 2012-05-16 | 上海华力微电子有限公司 | 一种去除金属层冗余金属填充的制造工艺 |
CN102468134A (zh) * | 2010-11-16 | 2012-05-23 | 上海华虹Nec电子有限公司 | 利用冗余图形填充来调整芯片图形密度的方法 |
CN102495925A (zh) * | 2011-11-30 | 2012-06-13 | 中国科学院微电子研究所 | 一种实现冗余金属填充模板的方法及其系统 |
CN102117348B (zh) * | 2009-12-31 | 2013-04-03 | 中国科学院微电子研究所 | 一种用冗余金属填充实现版图密度均匀化的预处理方法 |
CN103049588A (zh) * | 2011-10-14 | 2013-04-17 | 上海华虹Nec电子有限公司 | 冗余图形的填充方法 |
CN103853854A (zh) * | 2012-11-28 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 版图中插入填充图形的方法 |
CN104239612A (zh) * | 2014-08-27 | 2014-12-24 | 上海华力微电子有限公司 | 改善激光退火热分布的方法 |
CN104465650A (zh) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | 一种在光刻版图中添加冗余图形的方法 |
CN104657532A (zh) * | 2013-11-20 | 2015-05-27 | 台湾积体电路制造股份有限公司 | 半导体器件设计方法和导电凸块图案增强方法 |
CN107766674A (zh) * | 2017-11-10 | 2018-03-06 | 算丰科技(北京)有限公司 | 一种解决soc布局中电压降的方法及装置 |
CN112434484A (zh) * | 2020-12-02 | 2021-03-02 | 长江存储科技有限责任公司 | 一种冗余填充方法 |
CN113378465A (zh) * | 2021-06-10 | 2021-09-10 | 青岛海洋科学与技术国家实验室发展中心 | 基于人工智能的芯片设计冗余填充方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7890906B2 (en) * | 2008-05-09 | 2011-02-15 | International Business Machines Corporation | Method of laying out integrated circuit design based on known polysilicon perimeter densities of individual cells |
CN102663147B (zh) | 2012-02-28 | 2014-02-05 | 上海华力微电子有限公司 | 一种用于铜互连冗余金属图形的插入算法 |
US8627243B1 (en) * | 2012-10-12 | 2014-01-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for optimizing conductor patterns for ECP and CMP in semiconductor processing |
CN102930159B (zh) * | 2012-10-31 | 2016-02-10 | 中国科学院微电子研究所 | 一种冗余金属填充方法及装置 |
US20150112649A1 (en) * | 2013-10-18 | 2015-04-23 | International Business Machines Corporation | Clustering Lithographic Hotspots Based on Frequency Domain Encoding |
CN103514617A (zh) * | 2013-10-18 | 2014-01-15 | 上海华力微电子有限公司 | 一种提高狭长区域冗余图形填充率的方法 |
US9552964B2 (en) * | 2014-06-20 | 2017-01-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating an integrated circuit with a pattern density-outlier-treatment for optimized pattern density uniformity |
US10140407B2 (en) | 2014-11-26 | 2018-11-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method, device and computer program product for integrated circuit layout generation |
CN105989210B (zh) * | 2015-02-27 | 2019-04-09 | 中芯国际集成电路制造(上海)有限公司 | 定制化虚拟图案填充方法 |
US9953123B2 (en) * | 2015-11-05 | 2018-04-24 | Texas Instruments Incorporated | Aware variable fill pattern generator |
US10460061B2 (en) * | 2017-10-03 | 2019-10-29 | Ipgreat Incorporated | System and method for anti reverse engineering for analog integrated circuit |
CN111259613B (zh) * | 2018-11-14 | 2023-08-15 | 华邦电子股份有限公司 | 电子装置及集成电路的布局方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999054924A1 (fr) * | 1998-04-21 | 1999-10-28 | Hitachi, Ltd. | Dispositif et procede permettant de mesurer l'epaisseur d'un film mince, et procede et dispositif de production d'un film mince utilisant les premiers |
US6087733A (en) * | 1998-06-12 | 2000-07-11 | Intel Corporation | Sacrificial erosion control features for chemical-mechanical polishing process |
KR100297732B1 (ko) * | 1999-06-21 | 2001-11-01 | 윤종용 | 반도체 소자의 소정 물질층의 패턴밀도를 구하는 방법 및 이를 이용한 화학기계적 연마의 시뮬레이션 방법 |
US7393755B2 (en) * | 2002-06-07 | 2008-07-01 | Cadence Design Systems, Inc. | Dummy fill for integrated circuits |
US7363099B2 (en) * | 2002-06-07 | 2008-04-22 | Cadence Design Systems, Inc. | Integrated circuit metrology |
US7197737B1 (en) * | 2003-12-23 | 2007-03-27 | Cypress Semiconductor Corporation | Techniques for placing dummy features in an integrated circuit based on dielectric pattern density |
CN100508178C (zh) * | 2004-03-22 | 2009-07-01 | 台湾积体电路制造股份有限公司 | 半导体装置及在半导体装置上建立虚设组件结构的方法 |
US20050205961A1 (en) * | 2004-03-22 | 2005-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Model-based insertion of irregular dummy features |
US7235424B2 (en) * | 2005-07-14 | 2007-06-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for enhanced CMP planarization using surrounded dummy design |
US7570796B2 (en) * | 2005-11-18 | 2009-08-04 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
US7676077B2 (en) * | 2005-11-18 | 2010-03-09 | Kla-Tencor Technologies Corp. | Methods and systems for utilizing design data in combination with inspection data |
KR100660916B1 (ko) | 2006-02-09 | 2006-12-26 | 삼성전자주식회사 | 트렌치들의 패턴 밀도 및 깊이를 매개 변수로 이용하는도전층 평탄화 단계를 포함하는 반도체 소자의 제조 방법 |
US7725861B2 (en) * | 2006-05-15 | 2010-05-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method, apparatus, and system for LPC hot spot fix |
US7805692B2 (en) * | 2006-05-15 | 2010-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for local hot spot fixing |
US8347239B2 (en) * | 2006-06-30 | 2013-01-01 | Synopsys, Inc. | Fast lithography compliance check for place and route optimization |
US20080121939A1 (en) * | 2006-11-06 | 2008-05-29 | Michael Murray | Methods of automatically generating dummy fill having reduced storage size |
-
2007
- 2007-01-22 US US11/625,658 patent/US7801717B2/en not_active Expired - Fee Related
- 2007-05-15 CN CN200710103909XA patent/CN101231667B/zh not_active Expired - Fee Related
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102117348B (zh) * | 2009-12-31 | 2013-04-03 | 中国科学院微电子研究所 | 一种用冗余金属填充实现版图密度均匀化的预处理方法 |
CN102468134A (zh) * | 2010-11-16 | 2012-05-23 | 上海华虹Nec电子有限公司 | 利用冗余图形填充来调整芯片图形密度的方法 |
CN102468134B (zh) * | 2010-11-16 | 2014-07-09 | 上海华虹宏力半导体制造有限公司 | 利用冗余图形填充来调整芯片图形密度的方法 |
CN102024083A (zh) * | 2010-12-15 | 2011-04-20 | 中国科学院微电子研究所 | 一种提取含有冗余金属的互连结构的电容的方法 |
CN102130043A (zh) * | 2010-12-30 | 2011-07-20 | 中国科学院微电子研究所 | 一种填充冗余金属的方法 |
CN102130043B (zh) * | 2010-12-30 | 2013-10-02 | 中国科学院微电子研究所 | 一种填充冗余金属的方法 |
CN102456615B (zh) * | 2011-09-23 | 2014-02-05 | 上海华力微电子有限公司 | 一种去除金属层冗余金属填充的制造工艺 |
CN102446828A (zh) * | 2011-09-23 | 2012-05-09 | 上海华力微电子有限公司 | 一种去除金属层冗余金属填充的制造工艺 |
CN102446827A (zh) * | 2011-09-23 | 2012-05-09 | 上海华力微电子有限公司 | 一种去除金属层冗余金属填充的制造工艺 |
CN102446828B (zh) * | 2011-09-23 | 2014-02-05 | 上海华力微电子有限公司 | 一种去除金属层冗余金属填充的制造工艺 |
CN102446825A (zh) * | 2011-09-23 | 2012-05-09 | 上海华力微电子有限公司 | 一种去除金属层冗余金属填充的制造工艺 |
CN102456615A (zh) * | 2011-09-23 | 2012-05-16 | 上海华力微电子有限公司 | 一种去除金属层冗余金属填充的制造工艺 |
CN102324399A (zh) * | 2011-09-28 | 2012-01-18 | 上海华力微电子有限公司 | 半导体器件及其制作方法 |
CN102324399B (zh) * | 2011-09-28 | 2013-08-14 | 上海华力微电子有限公司 | 半导体器件及其制作方法 |
CN103049588B (zh) * | 2011-10-14 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 冗余图形的填充方法 |
CN103049588A (zh) * | 2011-10-14 | 2013-04-17 | 上海华虹Nec电子有限公司 | 冗余图形的填充方法 |
CN102495925B (zh) * | 2011-11-30 | 2014-07-23 | 中国科学院微电子研究所 | 一种实现冗余金属填充模板的方法及其系统 |
CN102495925A (zh) * | 2011-11-30 | 2012-06-13 | 中国科学院微电子研究所 | 一种实现冗余金属填充模板的方法及其系统 |
CN103853854B (zh) * | 2012-11-28 | 2017-02-15 | 上海华虹宏力半导体制造有限公司 | 版图中插入填充图形的方法 |
CN103853854A (zh) * | 2012-11-28 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 版图中插入填充图形的方法 |
CN104657532A (zh) * | 2013-11-20 | 2015-05-27 | 台湾积体电路制造股份有限公司 | 半导体器件设计方法和导电凸块图案增强方法 |
CN104657532B (zh) * | 2013-11-20 | 2018-07-27 | 台湾积体电路制造股份有限公司 | 半导体器件设计方法和导电凸块图案增强方法 |
CN104239612B (zh) * | 2014-08-27 | 2020-06-09 | 上海华力微电子有限公司 | 改善激光退火热分布的方法 |
CN104239612A (zh) * | 2014-08-27 | 2014-12-24 | 上海华力微电子有限公司 | 改善激光退火热分布的方法 |
CN104465650A (zh) * | 2014-11-28 | 2015-03-25 | 上海华力微电子有限公司 | 一种在光刻版图中添加冗余图形的方法 |
CN107766674A (zh) * | 2017-11-10 | 2018-03-06 | 算丰科技(北京)有限公司 | 一种解决soc布局中电压降的方法及装置 |
CN107766674B (zh) * | 2017-11-10 | 2021-05-04 | 北京比特大陆科技有限公司 | 一种解决soc布局中电压降的方法及装置 |
CN112434484A (zh) * | 2020-12-02 | 2021-03-02 | 长江存储科技有限责任公司 | 一种冗余填充方法 |
CN113378465A (zh) * | 2021-06-10 | 2021-09-10 | 青岛海洋科学与技术国家实验室发展中心 | 基于人工智能的芯片设计冗余填充方法 |
CN113378465B (zh) * | 2021-06-10 | 2022-06-21 | 青岛海洋科学与技术国家实验室发展中心 | 基于人工智能的芯片设计冗余填充方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080176343A1 (en) | 2008-07-24 |
US7801717B2 (en) | 2010-09-21 |
CN101231667B (zh) | 2011-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101231667B (zh) | 半导体制造工艺的冗余填充方法以及半导体装置 | |
Stine et al. | The physical and electrical effects of metal-fill patterning practices for oxide chemical-mechanical polishing processes | |
Kahng et al. | CMP fill synthesis: A survey of recent studies | |
US7725861B2 (en) | Method, apparatus, and system for LPC hot spot fix | |
US7619294B1 (en) | Shallow trench isolation structure with low trench parasitic capacitance | |
US8129095B2 (en) | Methods, photomasks and methods of fabricating photomasks for improving damascene wire uniformity without reducing performance | |
US20070264731A1 (en) | Method for Local Hot Spot Fixing | |
US11302636B2 (en) | Semiconductor device and manufacturing method of the same | |
CN109037272A (zh) | 电子装置及其制造方法 | |
US8993428B2 (en) | Structure and method to create a damascene local interconnect during metal gate deposition | |
US20210217744A1 (en) | Multiple fin height integrated circuit | |
CN101308517A (zh) | 检测并校正半导体装置的方法 | |
JP4284202B2 (ja) | 面積率/占有率検証プログラム及びパターン生成プログラム | |
US9252204B2 (en) | Metal insulator metal (MIM) capacitor structure | |
CN102428549A (zh) | 具有取代栅极结构的场效应晶体管及其制造方法 | |
US9018754B2 (en) | Heat dissipative electrical isolation/insulation structure for semiconductor devices and method of making | |
US20050205961A1 (en) | Model-based insertion of irregular dummy features | |
TWI397827B (zh) | 電路設計的偏向分析系統及方法 | |
Ghulghazaryan et al. | Application of neural network-based oxide deposition models to CMP modeling | |
CN108228943B (zh) | 一种FinFET器件的CMP工艺建模方法 | |
KR100676606B1 (ko) | Cmp 공정을 위한 더미 패턴을 형성하는 방법 | |
US20150017803A1 (en) | Customized alleviation of stresses generated by through-substrate via(s) | |
Hui et al. | Hotspot detection and design recommendation using silicon calibrated CMP model | |
CN103681508B (zh) | 半导体器件及其制造方法 | |
Fang et al. | Modeling of cu-CMP and its application for Hotspot prediction |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111109 |
|
CF01 | Termination of patent right due to non-payment of annual fee |