CN112434484A - 一种冗余填充方法 - Google Patents

一种冗余填充方法 Download PDF

Info

Publication number
CN112434484A
CN112434484A CN202011399370.9A CN202011399370A CN112434484A CN 112434484 A CN112434484 A CN 112434484A CN 202011399370 A CN202011399370 A CN 202011399370A CN 112434484 A CN112434484 A CN 112434484A
Authority
CN
China
Prior art keywords
filling
height
redundant
integrated circuit
circuit layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011399370.9A
Other languages
English (en)
Inventor
李阳
刘少君
姜鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011399370.9A priority Critical patent/CN112434484A/zh
Publication of CN112434484A publication Critical patent/CN112434484A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本申请实施例公开了一种冗余填充方法,所述方法包括:提供待填充的集成电路版图;根据所述待填充的集成电路版图的图形密度进行第一冗余填充,得到填充后的集成电路版图;对所述填充后的集成电路版图进行表面形貌模拟,得到高度形貌图;根据所述高度形貌图中各个区域的高度,确定所述高度形貌图中是否存在目标区域,所述目标区域为各个区域中与相邻区域的高度差超出预设高度的区域;根据确定结果得到冗余填充方案。

Description

一种冗余填充方法
技术领域
本申请实施例涉及半导体制造领域,尤其涉及一种冗余填充方法。
背景技术
为了实现集成电路版图的均匀分布以提高生产制造过程中依赖集成电路版图图形分布的相关工艺的良率,通常需要在集成电路版图分布稀疏的区域添加冗余图形以使集成电路版图图形分布相对均匀,进而降低后续工艺制造过程中的制造缺陷,提升产品良率。在实际的产品制造中,以化学机械研磨CMP工艺为例,研磨后的晶圆表面平坦性除了受研磨本身影响外,还受晶圆研磨前的初始表面形貌影响。初始表面相貌差异过大或者分布不均都会严重影响研磨后的晶圆表面平坦性。冗余填充虽然可以局部改善版图图形密度的分布,提高刻蚀等工艺的良率,但却不能很好地整体改善版图图形密度的分布,甚至还可能加重化学机械研磨前晶圆初始表面形貌的分布差异,因此为了更好的改善化学机械研磨前晶圆表面形貌的分布差异,需要对当前冗余填充方法进行优化改进。
发明内容
有鉴于此,本申请实施例为解决现有技术中存在的至少一个问题而提供一种冗余填充方法。
为达到上述目的,本申请实施例的技术方案是这样实现的:
第一方面,本申请实施例提供一种冗余填充方法,所述方法包括:
提供待填充的集成电路版图;
根据所述待填充的集成电路版图的图形密度进行第一冗余填充,得到填充后的集成电路版图;
对所述填充后的集成电路版图进行表面形貌模拟,得到高度形貌图;
根据所述高度形貌图中各个区域的高度,确定所述高度形貌图中是否存在目标区域,所述目标区域为各个区域中与相邻区域的高度差超出预设高度的区域;
根据确定结果得到冗余填充方案。
在一种可选的实施方式中,所述根据确定结果得到冗余填充方案,包括:
确定所述高度形貌图中存在目标区域的情况下,根据所述目标区域进行第二冗余填充。
在一种可选的实施方式中,所述根据确定结果得到冗余填充方案,还包括:
对进行所述第二冗余填充后的集成电路版图进行表面形貌模拟,得到二次高度形貌图;
确定所述二次高度形貌图中是否存在目标区域;
根据所述二次高度形貌图中各个区域的高度,再次确定所述二次高度形貌图中是否存在所述目标区域;
根据再次确定结果,确定是否再次执行第二冗余填充,直至第二冗余填充后得到的高度形貌图中不存在目标区域。
在一种可选的实施方式中,所述第一冗余填充的冗余图形和所述第二冗余填充的冗余图形不同。
在一种可选的实施方式中,所述根据所述目标区域进行第二冗余填充,包括:
根据所述目标区域,得到标记层;
根据所述标记层确定热点区域;
对所述填充后的集成电路版图上的热点区域进行第二冗余填充。
在一种可选的实施方式中,进行第二冗余填充的具体步骤为:
根据所述集成电路版图得到原始图形的性质参数;
根据所述原始图形的性质参数和所述热点区域的图形密度,确定第二冗余填充的冗余填充方案;
根据所述第二冗余填充的冗余填充方案对所述热点区域进行第二冗余填充。
在一种可选的实施方式中,所述热点区域包括所述目标区域和由所述目标区域围成的区域。
在一种可选的实施方式中,所述第二冗余填充的冗余填充方案包括冗余图形的线宽、冗余图形的形状和冗余图形的布局。
在一种可选的实施方式中,进行第二冗余填充后的集成电路版图的图形密度大于等于30%,且小于等于70%。
在一种可选的实施方式中,根据所述高度形貌图中各个区域的高度确定目标区域之前,所述方法还包括:
根据CMP工艺标准确定所述预设高度。
在一种可选的实施方式中,根据所述待填充的集成电路版图的图形密度进行第一冗余填充之前,所述方法还包括:
将所述待填充的集成电路版图划分为面积相同的多个待填充区;
所述根据所述待填充的集成电路版图的图形密度进行第一冗余填充,包括:
根据每个待填充区的图形密度进行第一冗余填充。
本申请实施例公开了一种冗余填充方法,所述方法包括:提供待填充的集成电路版图;根据所述待填充的集成电路版图的图形密度进行第一冗余填充,得到填充后的集成电路版图;对所述填充后的集成电路版图进行表面形貌模拟,得到高度形貌图;根据所述高度形貌图中各个区域的高度确定所述高度形貌图中是否存在目标区域,所述目标区域为各个区域中与相邻区域的高度差超出预设高度的区域;根据确定结果得到冗余填充方案。该方法中先通过第一冗余填充进行集成电路版图的整体冗余填充,再根据所述高度形貌图中各个区域的高度确定所述高度形貌图中是否存在目标区域,存在与相邻区域的高度差超出预设高度的区域则说明第一冗余填充后的集成电路版图上存在均匀性较差的区域,不存在与相邻区域的高度差超出预设高度的区域则说明第一冗余填充后的集成电路版图上不存在均匀性较差的区域,并基于确定结果得到冗余填充方案。如此,通过该方法可以验证冗余填充后的集成电路版图的图形密度的均匀性,得以保证冗余填充后的集成电路版图的图形密度的均匀性。
附图说明
图1为冗余填充示意图;
图2为本申请实施例提供的一种冗余填充方法的实现流程示意图;
图3为本申请实施例提供的冗余填充示意图;
图4为本申请实施例提供的冗余填充对比图;
图5为本申请实施例提供的一种冗余填充方法的实现流程示意图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式,然而应当理解,可以以各种形式实现本申请,而不应被这里阐述的具体实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本申请,并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中,给出了大量具体的细节以便提供对本申请更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本申请可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本申请发生混淆,对于本领域公知的一些技术特征未进行描述;即,这里不描述实际实施例的全部特征,不详细描述公知的功能和结构。
在附图中,为了清楚,层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白,空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
在冗余填充(dummy fill)过程中,集成电路版图划分是一个非常重要的步骤,后续的所有模拟和填充都是基于划分的待填充区进行。如图1所示,常用的集成电路版图划分方法是一种固定的划分方法,就是将集成电路版图划分为面积相同的多个待填充区110。然后后续再基于每个待填充区的图形密度进行冗余填充,只要划分的待填充区的图形密度符合预设标准,即使该待填充区的图形分布及其不均匀,甚至存在空白区域120,也不会对该待填充区进行冗余填充。因此,会导致不能很好地改善CMP前晶圆的初始表面形貌,甚至还可能加重CMP前晶圆初始表面形貌的分布差异。
为此,提出了本申请实施例的以下技术方案。
本申请实施例提供一种冗余填充方法,图2为本申请实施例提供的一种冗余填充方法的实现流程示意图,该方法主要包括以下步骤:
步骤201、提供待填充的集成电路版图。
步骤202、根据所述待填充的集成电路版图的图形密度进行第一冗余填充,得到填充后的集成电路版图。
在本申请实施例中,提供待填充的集成电路版图,将所述待填充的集成电路版图划分为面积相同的多个待填充区;根据每个待填充区的图形密度进行第一冗余填充。
这里,待填充的集成电路版图为包括金属结构的集成电路版图,金属结构可以为金属连线层或金属互连层。该版图可以为电子设计自动化文件格式提供的版图,例如以GDS格式提供的版图。
图3为本申请实施例提供的冗余填充示意图,如图3所示,冗余填充是指在集成电路版图中金属结构310密度较低的区域增加冗余图形320,而该冗余图形320也可以是金属结构的图性,该增加冗余图形320并不用于器件实际的连接,是为了提高集成电路版图中金属结构310的均匀性,这样,在化学机械研磨(Chemical Mechanical Polish,CMP)工艺中可以减少缺陷的产生,提高CMP过程后芯片表面的平整度。
在实际应用时,可以通过冗余填充软件进行冗余填充。冗余填充软件的设计原则是如果待填充区的图形密度不符合预设标准,此冗余填充软件就会填充冗余图形到此待填充区,以使进行冗余填充后的所述待填充区的图形密度符合预设标准。
这里,根据每个待填充区的图形密度判断是否需要进行冗余填充,若待填充区的图形密度符合预设标准,则不需要进行冗余填充;若待填充区的图形密度不符合预设标准,则需要进行冗余填充。所述预设标准为图形密度大于等于30%,且小于等于70%。在实际应用时,可以将待填充的集成电路版图划分为面积为50um*50um的多个待填充区,每个待填充区的图形密度=每个待填充区的图形面积/每个待填充区的面积。需要说明的是,在实际应用过程中,待填充区的形状不仅限于方形或矩形,也可根据需要将集成电路版图划分为其它形状的待填充区,例如圆形,并且所划分的各个待填充区的面积可以相同,也可以不同。待填充区的面积可以根据所述集成电路版图的工艺技术节点做相应的选择和调整,即需要与所述集成电路版图的工艺技术节点相适配。例如,所述集成电路版版图的工艺技术节点在50um以下时,所述待填充区的面积可以选取为20um*20um;所述集成电路版版图的工艺技术节点在50um以上时,所述待填充区的面积可可以选取为50um*50um。
步骤203、对所述填充后的集成电路版图进行表面形貌模拟,得到高度形貌图。
步骤204、根据所述高度形貌图中各个区域的高度,确定所述高度形貌图中是否存在目标区域,所述目标区域为各个区域中与相邻区域的高度差超出预设高度的区域。
在本申请实施例中,利用CMP模型对所述填充后的集成电路版图进行表面形貌模拟,得到高度形貌图。进行CMP模型模拟结果输出,即将CMP模拟得到的高度形貌图输出到其他软件(如热点分析软件等)进行后续处理。对于热点分析软件,首先根据所述高度形貌图中各个区域的高度,确定所述高度形貌图中是否存在目标区域,若所述高度形貌图中存在目标区域,则将所述高度形貌图中各个区域中与相邻区域的高度差超出预设高度的区域作为目标区域。这里,所述目标区域即为热点。然后将所述高度形貌图上所有的目标区域(热点)输出,最终形成整个集成电路版图的标记层(marking layer)。
需要说明的是,在进行第一冗余填充后,在未确定所述高度形貌图中是否存在目标区域的情况下,此时得到的冗余填充方案是第一冗余填充的冗余填充方案,由于还未基于目标区域对第一冗余填充后的集成电路版图的图形密度的均匀性进行验证,因此,此时的冗余填充方案并非为最终冗余填充方案。
在本申请实施例中,确定所述高度形貌图中不存在目标区域的情况下,则说明第一冗余填充后的集成电路版图上不存在均匀性较差的区域,从而将所述第一冗余填充的冗余填充方案作为最终冗余填充方案。如此,通过该方法可以验证冗余填充后的集成电路版图的图形密度的均匀性,在保证冗余填充后的集成电路版图的图形密度的均匀性的前提下,才得到冗余填充方案。
这里,所述预设高度可以根据CMP工艺标准来确定。即根据CMP工艺标准确定集成电路版图进行CMP抛光后的表面形貌需要满足的高度差。
步骤205、根据确定结果得到冗余填充方案。
在本申请实施例中,确定所述高度形貌图中存在目标区域的情况下,根据所述目标区域进行第二冗余填充。需要说明的是,在进行第一冗余填充和第二冗余填充后,在未确定第二冗余填充后得到的高度形貌图中是否存在目标区域的情况下,此时的得到冗余填充方案是第一冗余填充的冗余填充方案和第二冗余填充的冗余填充方案,由于还未基于目标区域对第二冗余填充后的集成电路版图的图形密度的均匀性进行验证,因此,此时的冗余填充方案并非为最终冗余填充方案。
在本申请实施例中,根据所述标记层确定热点区域,根据所述集成电路版图得到原始图形的性质参数;根据所述原始图形的性质参数和所述热点区域的图形密度,确定第二冗余填充的冗余填充方案;根据所述第二冗余填充的冗余填充方案对所述热点区域进行第二冗余填充。其中,所述第二冗余填充的冗余填充方案包括冗余图形的线宽、冗余图形的形状和冗余图形的布局。进行第二冗余填充后的集成电路版图的图形密度大于等于30%,且小于等于70%。
图4为本申请实施例提供的冗余填充对比图,需要说明的是,图4以进行第一冗余填充后集成电路版图上存在空白区域为例进行说明。如图4中(a)部分所示,在进行第一冗余填充后,未进行第二冗余填充前,集成电路版图410上存在空白区域420,对该集成电路版图进行CMP表面形貌模拟后,得到该集成电路版图上空白区域420的高度差为
Figure BDA0002812009560000082
如图4中(b)部分所示,在进行第二冗余填充后,集成电路版图410上的空白区域420内填充有冗余图形430,对该集成电路版图进行CMP表面形貌模拟后,得到该集成电路版图上空白区域420的高度差为
Figure BDA0002812009560000081
如此,通过本申请实施例提供的冗余填充方法,可以对集成电路版图上的图形密度不符合预设标准的区域和空白区域进行有效的冗余填充,从而提高集成电路版图的图形密度的均匀性,使得晶圆表面形貌的分布差异尽可能的小。
由于CMP工艺存在邻近效应,即集成电路版图中任一热点区域CMP后的实际效果会受到该热点区域周围图形性质的影响,因此,在确定热点区域的冗余图形时需要考虑热点区域周围的图形的性质。在本申请实施例中,根据所述集成电路版图得到热点区域的相邻区域的原始图形的性质参数;根据所述热点区域的相邻区域的原始图形的性质参数和所述热点区域的图形密度,确定第二冗余填充的冗余填充方案;根据所述第二冗余填充的冗余填充方案对所述热点区域进行第二冗余填充。这里,通过热点区域的相邻区域的原始图形的线宽和间距来确定冗余图形的线宽和形状,通过热点区域的相邻区域的原始图形的密度和所述热点区域的图形密度来确定冗余图形的布局。如此,本申请实施例中通过热点区域的相邻区域的原始图形的性质参数来确定第二冗余填充的冗余填充方案,使得热点区域填充的冗余图形与其相邻区域的原始图形对齐,从而提高了集成电路版图的图形密度的均匀性。
这里,所述热点区域包括所述目标区域和由所述目标区域围成的区域。即所述热点区域包括所述热点和由所述热点围成的区域。需要说明的是,所述目标区域对应于图形密度不符合预设标准的区域,而由所述目标区域围成的区域对应于空白区域。
这里,所述待填充的集成电路版图包括原始图形,所述填充后的集成电路版图包括第一冗余填充的冗余图形以及原始图形。因此,无论是待填充的集成电路版图还是填充后的集成电路版图均可以获得原始图形的性质参数。所述原始图形的性质参数包括原始图形的线宽、原始图形的间距和原始图形的密度等。
由于图形密度进行第一冗余填充后的集成电路版图上可能还会存在许多图形密度不符合预设标准的区域,甚至是空白区域,因此,本申请实施例中通过对第一冗余填充后的集成电路版图进行表面形貌模拟,通过标记该集成电路版图上与相邻区域的高度差超出预设高度的区域,以获取该集成电路版图上图形密度不符合预设标准的区域及空白区域,从而对这些图形密度不符合预设标准的区域和空白区域进行第二冗余填充。如此,通过第一冗余填充和第二冗余填充结合的方式,使得晶圆表面形貌的分布差异尽可能的小,提高了集成电路版图的图形密度的均匀性。
这里,所述第一冗余填充的冗余图形和所述第二冗余填充的冗余图形不同。需要说明的是,第一冗余填充时的冗余图形都是系统设定的固定冗余图形,在进行第一冗余填充时,可以基于集成电路版图上的原始图形的性质参数,在系统中选取合适的冗余图形进行填充。而进行第二冗余填充时,根据所述热点区域的相邻区域的原始图形的性质参数和所述热点区域的图形密度,确定第二冗余填充的冗余填充方案,此时的冗余图形与热点区域的相邻区域的原始图形对齐。从而所述第一冗余填充的冗余图形和所述第二冗余填充的冗余图形不同。
需要说明的是,在进行第二冗余填充时,由于已经进行过第一冗余填充,即使集成电路版图上存在图形密度不符合预设标准的区域和空白区域,这些区域的面积小于进行第一冗余填充时的待填充区的面积,因此第二冗余填充的冗余图形要小于第一冗余填充的冗余图形。
在一些实施例中,还可以根据所述高度形貌图中各个区域的高度将所述高度形貌图划分成不同的目标区域。划分方式包括:所述高度形貌图中各个区域中与相邻区域的高度差满足预设划分范围。例如:所述高度形貌图中各个区域中与相邻区域的高度差满足预设划分范围,以平坦面为标准,设平坦面高度为0nm,高低差为0nm~10nm划分为第一目标区域,高低差为-10nm~0nm划分为第二目标区域;高低差为10nm~20nm划分为第三目标区域,高低差为-20nm~-10nm划分为第四目标区域。根据高低差把集成电路版图划分成不同的目标区域,每个目标区域代表一种高度差范围。在后续进行第二冗余填充的过程中,可以根据不同的目标区域的高度差范围,结合该目标区域的原始图形的性质参数和图形密度,确定第二冗余填充的冗余填充方案。如此,本申请实施例中还可以根据各个区域与相邻区域之间的高度差将所述集成电路版图划分成不同的目标区域,从而可以确定出适应不同高度差的第二冗余填充的冗余填充方案。
在本申请实施例中,对进行第二冗余填充后的集成电路版图进行表面形貌模拟,得到二次高度形貌图;根据所述二次高度形貌图中各个区域的高度,再次确定所述二次高度形貌图中是否存在所述目标区域;确定所述高度形貌图中不存在目标区域的情况下,得到最终冗余填充方案,并依据该最终冗余填充方案对待填充的集成电路版图进行冗余填充。所述最终冗余填充方案包括第一冗余填充的冗余填充方案和第二冗余填充的冗余填充方案。本申请实施例中先通过第一冗余填充进行集成电路版图的整体冗余填充,再通过高度形貌图得到与相邻区域的高度差超出预设高度的目标区域,基于目标区域在进行第二冗余填充,以对与相邻区域的高度差超出预设高度的目标区域再进行局部冗余填充。如此,本申请实施例中通过第一冗余填充和第二冗余填充结合的方式,提高了集成电路版图的图形密度的均匀性,使得晶圆表面形貌的分布差异尽可能的小。且进一步地,本申请实施例中所采用的第二冗余填充有别于第一冗余填充,第二冗余填充是基于目标区域进行的冗余填充,即第二冗余填充针对的是图形密度不均匀的区域进行的冗余填充,从而通过第二冗余填充可以提高局部图形密度不均匀区域的均匀性,从而保证冗余填充后的集成电路版图的整体的均匀性。
在本申请实施例中,对进行第二冗余填充后的集成电路版图进行表面形貌模拟,得到二次高度形貌图;根据所述二次高度形貌图中各个区域的高度,再次确定所述二次高度形貌图中是否存在所述目标区域;确定所述高度形貌图中不存在目标区域的情况下,再次执行第二冗余填充,直至第二冗余填充后得到的高度形貌图中不存在目标区域。本申请实施例中对进行第一冗余填充后的集成电路版图进行多次第二冗余填充,直到冗余填充后得到的高度形貌图中不存在与相邻区域的高度差超出预设高度的区域。此时,得到最终冗余填充方案,并依据该最终冗余填充方案对待填充的集成电路版图进行冗余填充。这里,最终的冗余填充方案包括第一冗余填充的冗余填充方案和第二冗余填充的冗余填充方案。需要说明的是,这里第二冗余填充的冗余填充方案为多次第二冗余填充的冗余填充方案。
本申请实施例提供一种冗余填充方法,图5为本申请实施例提供的一种冗余填充方法的实现流程示意图,该方法主要包括以下步骤:
步骤501:提供待填充的集成电路版图。
步骤502:根据所述待填充的集成电路版图的图形密度进行第一冗余填充。
在本申请实施例中,提供待填充的集成电路版图,将所述待填充的集成电路版图划分为面积相同的多个待填充区;根据每个待填充区的图形密度进行第一冗余填充。
步骤503:输出第一冗余填充后的集成电路版图。
步骤504:CMP模型表面形貌模拟,得到高度形貌图。
在本申请实施例中,利用CMP模型对第一冗余填充后的集成电路版图进行表面形貌模拟,得到高度形貌图。
步骤505:确定所述高度形貌图中是否存在目标区域。
在本申请实施例中,根据所述高度形貌图中各个区域的高度,确定所述高度形貌图中是否存在目标区域;若所述高度形貌图中存在目标区域,则进行步骤506;若所述高度形貌图中不存在目标区域,则进行步骤511。其中,所述目标区域为各个区域中与相邻区域的高度差超出预设高度的区域。
步骤506:根据所述目标区域,得到标记层。
步骤507:根据所述标记层确定热点区域。
在本申请实施例中,所述热点区域包括所述目标区域和由所述目标区域围成的区域。需要说明的是,所述目标区域对应于图形密度不符合预设标准的区域,而由所述目标区域围成的区域对应于空白区域。
步骤508:根据所述集成电路版图得到原始图形的性质参数。
步骤509:根据所述原始图形的性质参数和所述热点区域的图形密度,确定第二冗余填充的冗余填充方案。
步骤510:根据所述第二冗余填充的冗余填充方案对所述热点区域进行第二冗余填充。
在本申请实施例中,根据所述第二冗余填充的冗余填充方案对所述热点区域进行第二冗余填充,返回步骤504,对进行第二冗余填充后的集成电路版图进行表面形貌模拟,直至第二冗余填充后得到的高度形貌图中不存在目标区域。
步骤511:输出最终冗余填充方案。
本申请实施例公开了一种冗余填充方法,所述方法包括:提供待填充的集成电路版图;根据所述待填充的集成电路版图的图形密度进行第一冗余填充,得到填充后的集成电路版图;对所述填充后的集成电路版图进行表面形貌模拟,得到高度形貌图;根据所述高度形貌图中各个区域的高度确定所述高度形貌图中是否存在目标区域,所述目标区域为各个区域中与相邻区域的高度差超出预设高度的区域;根据确定结果得到冗余填充方案。该方法中先通过第一冗余填充进行集成电路版图的整体冗余填充,再根据所述高度形貌图中各个区域的高度确定所述高度形貌图中是否存在目标区域,存在与相邻区域的高度差超出预设高度的区域则说明第一冗余填充后的集成电路版图上存在均匀性较差的区域,不存在与相邻区域的高度差超出预设高度的区域则说明第一冗余填充后的集成电路版图上不存在均匀性较差的区域,并基于确定结果得到冗余填充方案。如此,通过该方法可以验证冗余填充后的集成电路版图的图形密度的均匀性,得以保证冗余填充后的集成电路版图的图形密度的均匀性。
应理解,说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此,在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外,这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解,在本申请的各种实施例中,上述各过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述,不代表实施例的优劣。
本申请所提供的几个方法实施例中所揭露的方法,在不冲突的情况下可以任意组合,得到新的方法实施例。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种冗余填充方法,其特征在于,所述方法包括:
提供待填充的集成电路版图;
根据所述待填充的集成电路版图的图形密度进行第一冗余填充,得到填充后的集成电路版图;
对所述填充后的集成电路版图进行表面形貌模拟,得到高度形貌图;
根据所述高度形貌图中各个区域的高度,确定所述高度形貌图中是否存在目标区域,所述目标区域为各个区域中与相邻区域的高度差超出预设高度的区域;
根据确定结果得到冗余填充方案。
2.根据权利要求1所述的冗余填充方法,其特征在于,所述根据确定结果得到冗余填充方案,包括:
确定所述高度形貌图中存在目标区域的情况下,根据所述目标区域进行第二冗余填充。
3.根据权利要求2所述的冗余填充方法,其特征在于,所述根据确定结果得到冗余填充方案,还包括:
对进行所述第二冗余填充后的集成电路版图进行表面形貌模拟,得到二次高度形貌图;
根据所述二次高度形貌图中各个区域的高度,再次确定所述二次高度形貌图中是否存在所述目标区域;
根据再次确定结果,确定是否再次执行第二冗余填充,直至第二冗余填充后得到的高度形貌图中不存在目标区域。
4.根据权利要求2所述的冗余填充方法,其特征在于,
所述第一冗余填充的冗余图形和所述第二冗余填充的冗余图形不同。
5.根据权利要求2所述的冗余填充方法,其特征在于,所述根据所述目标区域进行第二冗余填充,包括:
根据所述目标区域,得到标记层;
根据所述标记层确定热点区域;
对所述填充后的集成电路版图上的热点区域进行第二冗余填充。
6.根据权利要求5所述的冗余填充方法,其特征在于,进行第二冗余填充的具体步骤为:
根据所述集成电路版图得到原始图形的性质参数;
根据所述原始图形的性质参数和所述热点区域的图形密度,确定第二冗余填充的冗余填充方案;
根据所述第二冗余填充的冗余填充方案对所述热点区域进行第二冗余填充。
7.根据权利要求5或6所述的冗余填充方法,其特征在于,
所述热点区域包括所述目标区域和由所述目标区域围成的区域。
8.根据权利要求6所述的冗余填充方法,其特征在于,
所述第二冗余填充的冗余填充方案包括冗余图形的线宽、冗余图形的形状和冗余图形的布局。
9.根据权利要求2所述的冗余填充方法,其特征在于,
进行第二冗余填充后的集成电路版图的图形密度大于等于30%,且小于等于70%。
10.根据权利要求1所述的冗余填充方法,其特征在于,根据所述高度形貌图中各个区域的高度,确定所述高度形貌图中是否存在目标区域之前,所述方法还包括:
根据CMP工艺标准确定所述预设高度。
11.根据权利要求1所述的冗余填充方法,其特征在于,根据所述待填充的集成电路版图的图形密度进行第一冗余填充之前,所述方法还包括:
将所述待填充的集成电路版图划分为面积相同的多个待填充区;
所述根据所述待填充的集成电路版图的图形密度进行第一冗余填充,包括:
根据每个待填充区的图形密度进行第一冗余填充。
CN202011399370.9A 2020-12-02 2020-12-02 一种冗余填充方法 Pending CN112434484A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011399370.9A CN112434484A (zh) 2020-12-02 2020-12-02 一种冗余填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011399370.9A CN112434484A (zh) 2020-12-02 2020-12-02 一种冗余填充方法

Publications (1)

Publication Number Publication Date
CN112434484A true CN112434484A (zh) 2021-03-02

Family

ID=74691848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011399370.9A Pending CN112434484A (zh) 2020-12-02 2020-12-02 一种冗余填充方法

Country Status (1)

Country Link
CN (1) CN112434484A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113312873A (zh) * 2021-05-24 2021-08-27 海光信息技术股份有限公司 一种电路版图设计方法、装置、掩膜板及电子设备
CN113312870A (zh) * 2021-04-02 2021-08-27 长江先进存储产业创新中心有限责任公司 一种冗余填充方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7240314B1 (en) * 2004-06-04 2007-07-03 Magma Design Automation, Inc. Redundantly tied metal fill for IR-drop and layout density optimization
CN101231667A (zh) * 2007-01-22 2008-07-30 台湾积体电路制造股份有限公司 半导体制造工艺的冗余填充方法以及半导体装置
CN104951600A (zh) * 2015-06-04 2015-09-30 大连理工大学 一种光刻友好型冗余金属填充方法
CN105224702A (zh) * 2014-06-19 2016-01-06 中芯国际集成电路制造(上海)有限公司 一种版图设计方法和版图设计系统
CN109979509A (zh) * 2019-03-29 2019-07-05 长江存储科技有限责任公司 一种三维存储器及其编程操作方法
CN110378073A (zh) * 2019-08-15 2019-10-25 德淮半导体有限公司 版图修正方法及装置
CN112036114A (zh) * 2020-08-28 2020-12-04 上海华力微电子有限公司 优化冗余图形的方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7240314B1 (en) * 2004-06-04 2007-07-03 Magma Design Automation, Inc. Redundantly tied metal fill for IR-drop and layout density optimization
CN101231667A (zh) * 2007-01-22 2008-07-30 台湾积体电路制造股份有限公司 半导体制造工艺的冗余填充方法以及半导体装置
US7801717B2 (en) * 2007-01-22 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd Method for smart dummy insertion to reduce run time and dummy count
CN105224702A (zh) * 2014-06-19 2016-01-06 中芯国际集成电路制造(上海)有限公司 一种版图设计方法和版图设计系统
CN104951600A (zh) * 2015-06-04 2015-09-30 大连理工大学 一种光刻友好型冗余金属填充方法
CN109979509A (zh) * 2019-03-29 2019-07-05 长江存储科技有限责任公司 一种三维存储器及其编程操作方法
CN110378073A (zh) * 2019-08-15 2019-10-25 德淮半导体有限公司 版图修正方法及装置
CN112036114A (zh) * 2020-08-28 2020-12-04 上海华力微电子有限公司 优化冗余图形的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113312870A (zh) * 2021-04-02 2021-08-27 长江先进存储产业创新中心有限责任公司 一种冗余填充方法
CN113312873A (zh) * 2021-05-24 2021-08-27 海光信息技术股份有限公司 一种电路版图设计方法、装置、掩膜板及电子设备
CN113312873B (zh) * 2021-05-24 2023-03-14 海光信息技术股份有限公司 一种电路版图设计方法、装置、掩膜板及电子设备

Similar Documents

Publication Publication Date Title
US7235424B2 (en) Method and apparatus for enhanced CMP planarization using surrounded dummy design
US6609235B2 (en) Method for providing a fill pattern for an integrated circuit design
CN107818980B (zh) 有源区域结构以及其形成方法
CN112434484A (zh) 一种冗余填充方法
KR970067661A (ko) 평탄화 패턴의 생성 방법, 평탄화 패턴의 생성 장치 및 반도체 집적 회로 장치
US7926006B2 (en) Variable fill and cheese for mitigation of BEOL topography
JP2008535239A5 (zh)
US20030049945A1 (en) Interconnection structure and method for designing the same
US7958481B2 (en) Method of designing a semiconductor integrated circuit having a dummy area and the semiconductor integrated circuit thereof
US6615399B2 (en) Semiconductor device having dummy pattern
US7269807B2 (en) Area ratio/occupancy ratio verification method and pattern generation method
CN108122267B (zh) 一种冗余金属的填充方法及装置
US6484303B2 (en) Apparatus for layout designing of semiconductor device, method of layout designing, and semiconductor device
EP0791887B1 (en) Flip-Chip layout input apparatus and method
JP2002009161A (ja) 半導体装置およびダミーパターンの配置方法
JP2001306641A (ja) 半導体集積回路の自動配置配線方法
JP3247600B2 (ja) パターン発生方法
US20040121613A1 (en) Estimation of remaining film thickness distribution, correction of patterning and insulation film removing masks with remaining film thickness distribution, and production of semiconductor device with corrected patterning and insulation film removing masks
US6780745B2 (en) Semiconductor integrated circuit and method of manufacturing the same
JP2010062475A (ja) レイアウトパターン生成方法、半導体装置の製造方法、プログラム、レイアウトパターン生成装置
CN111781798A (zh) 一种预测拆分后图形密度的方法
JP3447621B2 (ja) 平坦化パターンの生成方法
US7325213B2 (en) Nested design approach
JP2001351984A (ja) ダミーパターンのレイアウト決定方法、それを用いた半導体装置およびその製造方法
JP4700967B2 (ja) チップ・パッケージの内の複数の基板の階層システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210302

RJ01 Rejection of invention patent application after publication