KR970067661A - 평탄화 패턴의 생성 방법, 평탄화 패턴의 생성 장치 및 반도체 집적 회로 장치 - Google Patents

평탄화 패턴의 생성 방법, 평탄화 패턴의 생성 장치 및 반도체 집적 회로 장치 Download PDF

Info

Publication number
KR970067661A
KR970067661A KR1019970008673A KR19970008673A KR970067661A KR 970067661 A KR970067661 A KR 970067661A KR 1019970008673 A KR1019970008673 A KR 1019970008673A KR 19970008673 A KR19970008673 A KR 19970008673A KR 970067661 A KR970067661 A KR 970067661A
Authority
KR
South Korea
Prior art keywords
pattern
dummy
wiring
generating
generate
Prior art date
Application number
KR1019970008673A
Other languages
English (en)
Other versions
KR100395248B1 (ko
Inventor
히데노리 시바타
가즈오 스즈키
Original Assignee
모리시다 요이치
마쯔시다 덴키 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=13050103&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR970067661(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 모리시다 요이치, 마쯔시다 덴키 산교 가부시키가이샤 filed Critical 모리시다 요이치
Publication of KR970067661A publication Critical patent/KR970067661A/ko
Application granted granted Critical
Publication of KR100395248B1 publication Critical patent/KR100395248B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 생성시킨 평탄화 패턴이 배선 패턴의 레이아웃 설계의 디자인룰을 만족시키는 동시에 평탄화 패턴의 도형 수나 데이터 양을 억제하기 위한 평탕화 패턴의 생성 방법, 평탄화 패턴의 장치 및 반도체 집적 회로 장치에 관한 것이다.
배선 패턴을 소정량만큼 확대하여 확대 배선을 생성한 후, 생성 사각형의 집합으로 된 제1 더미의 원래 패턴으로부터 확대 배선 패턴과 겹치는 부분을 삭제하여 더미 패턴을 생성한다. 더미 패턴을 소정량 C만큼 축소하여 축소 더미 패턴(14)을 생성한 후, 축소 더미 패턴(14)을 소정량 C만큼 확대하여 평탄화 패턴(15)을 생성한다. 배선 패턴(11)과 평탄화 패턴(15)을 합성하여 도2의 (c)에 도시된 바와 같은 최종 패턴을 생성한다.

Description

평탄화 패턴의 생성 방법, 평탄화 패턴의 생성 장치 및 반도체 집적 회로 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도의 (a)∼(c)는 본 말명의 제 1실시예에 의한 평탄화 패턴 생성 방법의 각 공정을 도시한 평면도

Claims (23)

  1. 배선층에 있어서의 배선 패턴이 형성되는 배선 패턴 형성 영역으로부터 소정 거리 이상 떨어진 영역에 단순 도형의 집합으로 된 더미 패턴을 생성하는 더미 패턴 생성 공정과, 상기 더미 패턴을 축소한 후, 잔존하는 도형 패턴을 확대하여 평탄화 패턴을 생성하는 평탄화 패턴 생성 공정을 포함하는 것을 특정으로 하는 평탄화 패턴의 생성 방법.
  2. 제1항에 있어서, 상기 더미 패턴 생성 공정은, 상기 배선 패턴을 제1 소정량만큼 확대하여 확대 배선 패턴을 생성하는 공정과; 상기 단순 도형을 반복 배치하여 더미의 원래 패턴을 생성하는 공정과; 상기 더미의 원래 패턴으로부터 상기 확대 배선 패턴과 겹치는 부분을 삭제하는 도형 논리차 연산 처리에 의해 상기 더미 패턴을 생성하는 공정을 포함하고, 상기 평탄화 패턴 생성 공정은,상기 더미 패턴을 제2 소정량만큼 축소하여 축소 더미 패턴을 생성하는 공정과; 상기 축소더미 패턴을 상기 제2 소정량만큼 확대하여 상기 평탄화 패턴을 생성하는 공정을 포함하는 것을 특징으로 하는 평탄화 패턴의 생성 방법
  3. 제1항에 있어서, 상기 더미 패턴 생성 공정은, 상기 배선 패턴을 도형적으로 반전시켜 반전 배선 패턴을 생성하는 공정과; 상기 반전 배선 패턴을 제1 소정량만큼 축소하여 축소 반전 배선 패턴을 생성하는 공정과; 상기 단순 도형을 반복 배치하여 더미의 원래 패턴을 생성하는 공정과, 상기 더미의 원래 패턴 중 상기 축소 반전 배선 패턴과 겹치는 부분만을 잔존시키는 도형 논리곱 연산 처리에 의해 상기 더미 패턴을 생성하는 공정을 포함하고 상기 평탄화 패턴 생성 공정은, 상기 더미 패턴을 제2 소정량만큼 축소하여 축소 더미 패턴을 생성하는 공정과; 상기 축소 더미 패턴을 상기 제2 소정량만큼 확대하여 상기 평탄화 패턴을 생성하는 공정을 포함하는 것을 특징으로 하는 평탄화 패턴의 생성 방법.
  4. . 배선층에 있어서의 배선 패턴이 형성되는 배선 패턴 형성 영역으로부터 제1 소정 거리 이상 떨어진 영역에 단순 도형의 집합으로 된 제1 더미 패턴을 생성하는 제1 더미 패턴 생성 공정과; 상기 제1 더미 패턴을 축소한 후, 잔존하는 도형 패턴을 확대하여 제2더미 패턴을 생성하는 제2 더미 패턴 생성 공정과; 상기 배선층에 있어서의 상기 배선 패턴 형성 영역으로부터 상기 제1 소정 거리 이상 떨어지고 상기 제1 더미 패턴으로부터 제2 소정 거리 이상 떨어진 영역으로 평행 이동한 상기 단순 도형의 집합으로 된 제3 더미 패턴을 생성하는 제3 더미 패턴 생성 공정과; 상기 제3 더미 패턴을 축소한 후, 잔존하는 도형 패턴을 확대하여 제4 더미 패턴을 생성하는 제 4더미 패턴 생성 공정과; 상기 제2 더미 패턴과 상기 제4더미 패턴을 합성하여 평탄화 패턴을 생성하는 평탄화 패턴 생성 공정을 포함하는 것을 특징으로 하는 평탄화 패턴의 생성 방법.
  5. 제4항에 있어서, 상기 제1 더미 패턴 생성 공정은, 상기 배선 패턴을 제1 소정량만큼 확대하여 확대 배선 패턴을 생성하는 공정과; 상기 배선층에 상기 단순 도형을 반복 배치하여 제1 더미의 원래 패턴을 생성하는 공정과; 상기 제1더미의 원래 패턴으로부터 상기 확대 배선 패턴과 겹치는 부분을 삭제하는 도형 논리차 연산 처리에 의해 상기 제1 더미 패턴을 생성하는 공정을 포함하고, 상기 제2 더미 패턴 생성 공정은, 상기 제1 더미패턴을 제2 소정량만큼 축소하여 제1 축소 더미 패턴을 생성하는 공정과; 상기 제1 축소 더미 패턴을 상기 제2 소정량만큼 확대하여 상기 제2 더미 패턴을 생성하는 공정을 포함하고, 상기 제3 더미 패턴 생성 공정은 상기 제1 더미의 원래 패턴을 구성하는 단순 도형을 평행 이동하여 제2 더미의 원래 패턴을 생성하는 공정과; 상기 제2 더미 패턴을 제3 소정량만큼 확대하여 확대 더미 패턴을 생성하는 공정과; 상기 제2 더미의 원래 패턴으로부터 상기 확대 배선 패턴 및 상기 확대 더미 패턴과 겹치는 부분을 삭제하는 도형 논리차 연산 처리에 의해 상기 제3 더미 패턴을 생성하는 공정을 포함하고, 상기 제4 더미 패턴 생성 공정은, 상기 제3 더미 패턴을 제4 소정량만큼 확대하여 상기 상기 제4 더미 패턴을 생성하는 공정을 포함하며, 상기 평탄화 패턴 생성 공정은, 상기 제2 더미 패턴과 상기 제4 더미 패턴을 중합시키는 도형 논리합 연산 처리에 의해 상기 평탄화 패턴을 생성하는 공정을 포함하는 것을 특징으로 하는 평탄화 패턴의 생성 방법.
  6. 배선층에 있어서의 배선 패턴이 형성되는 배선 패턴 형성 영역으로부터 제1 소정 거리 이상 떨어지고 상기 제1 소정 거리보다 큰 제2 소정거리 이내의 영역에 단순 도형의 집합으로 된 제1 더미 패턴을 생성하는 제1 더미 패턴 생성 공정과; 상기 배선층에 있어서의 상기 배선 패턴 형성 영역으로부터 상기 제2 소정 거리이상 떨어진 영역에 상기 단순 도형보다 크고 적어도 하나의 도형으로 된 제2 더미 패턴을 생성하는 제2 더미 패턴 생성 공정과; 상기 제1 더미 패턴과 상기 제2 더미 패턴을 합성하여 평탄화 패턴을 생성하는 평탄화 패턴 생성 공정을 포함하는 것을 특징으로 하는 평탄화 패턴의 생성 방법.
  7. 제6항에 있어서, 상기 제1 더미 패턴 생성 공정은, 상기 배선 패턴을 제1 소정량만큼 확대하여 제1 확대 배선 패턴을 생성하는 공정과; 상기 배선 패턴을 상기 제1 소정량보다 큰 제2 소정량만큼 확대하여 제2 확대 배선 패턴을 생성하는 공정과; 상기 제2 확대 배선 패턴을 반전하여 반전 패턴을 생성하는 공정과; 상기 단순 도형을 반복 배치하여 더미의 원래 패턴을 생성하는 공정과; 상기 더미의 원래 패턴으로부터 상기 제1 확대 배선 패턴 및 상기 반전 패턴과 겹치는 부분을 삭제하는 도형 논리차 연산 처리에 의해 상기 제1 더미 패턴을 생성하는 공정을 포함하고, 상기 제2 더미 패턴 생성 공정은, 상기 반전 패턴으로 된 상기 제2 더미 패턴을 생성하는 공정을 포함하며, 상기 평탄화 패턴 생성 공정은, 상기 제1 더미 패턴과 상기 제2 더미 패턴을 중합시키는 도형 논리합 연산 처리에 의해 상기 평탄화 패턴을 생성하는 공정을 포함하는 것을 특징으로 하는 평탄화 패턴의 생성 방법.
  8. 제6항에 있어서, 상기 제1 더미 패턴 생성 공정은, 상기 배선 패턴을 제1 소정량만큼 확대하여 배선 패턴을 생성하는 공정과; 상기 배선 패턴을 반전하여 반전 패턴을 생성하는 공정과; 상기 반전 패턴을 상기 제1 소정량보다 큰 제2 소정량만큼 축소하여 축소 반전 패턴을 생성하는 공정과; 상기 단순 도형을 반복 배치하여 더미의 원래 패턴을 생성하는 공정과; 상기 더미의 원래 패턴으로부터 상기 확대 배선 패턴 및 상기 축소 반전 패턴과 겹치는 부분을 삭제하는 도형 논리차 연산 처리에 의해 상기 제1 더미 패턴을 생성하는 공정을 포함하고, 상기 제2 더미 패턴 생성 공정은, 상기 축소 반전 패턴으로 된 상기 제2 더미 패턴을 생성하는 공정을 포함하며, 상기 평탄화 패턴 생성 공정은, 상기 제1 더미 패턴과 상기 제2 더미 패턴을 중합시키는 도형 논리합 연산 처리에 의해 상기 평탄화 패턴을 생성하는 공정을 포함하는 것을 특징으로 하는 평탄화 패턴의 생성 방법.
  9. 제6항에 있어서, 상기 제1 더미 패턴 생성 공정은, 상기 배선 패턴을 제1 소정량만큼 확대하여 제1 확대 배선 패턴을 생성하는 공정과; 상기 배선 패턴을 상기 제1 소정량보다 큰 제2 소정량만큼 확대하여 제2 확대 배선 패턴을 생성하는 공정과; 상기 제2 확대 배선 패턴을 반전하여 제1 반전 패턴을 생성하는 공정과; 상기제1 반전 패턴을 제3 소정량만큼 축소하여 축소 반전 패턴을 생성하는 공정과; 상기 축소 반전패턴을 상기 제3 소정량만큼 확대하여 제2 반전 패턴을 생성하는 공정과; 상기 단순 도형을 반복 배치하여 더미의 원래 패턴을 생성하는 공정과; 상기 더미의 원래 패턴으로부터 상기 제1 확대 배선 패턴 및 상기 제2 반전 패턴과 겹치는 부분을 삭제하는 도형 논리차 연산 처리에 의해 상기 제1 더미 패턴을 생성하는 공정을 포함하고,상기 제2 더미 패턴 생성 공정은, 상기 제2 반전 패턴으로 된 상기 제2 더미 패턴을 생성하는 공정을 포함하고, 상기 평탄화 패턴 생성 공정은, 상기 제1 더미 패턴과 상기 제2 더미 패턴을 중합시키는 도형 논리합 연산 처리에 의해 상기 평탄화 패턴을 생성하는 공정을 포함하는 것을 특징으로 하는 평탄화 패턴의 생성 방법.
  10. 배선층에 있어서, 배선 패턴이 형성되는 배선 패턴 형성 영역으로부터 제1 소정 거리 이상 떨어지고 상기 제1 소정 거리보다 큰 제2 소정 거리 이내의 영역에 제1 단순 도형의 집합으로 된 제1 더미 패턴을 생성하는 제1 더미 패턴 생성 공정과; 상기 배선층에 있어서의 상기 배선 패턴 형성 영역으로부터 상기 제2 소정 거리 이상 떨어진 영역에 상기 제1 단순 도형보다 큰 제2 단순 도형의 집합으로 된 제2 더미 패턴을 생성하는 제2 더미 패턴 생성 공정과; 상기 제1 더미 패턴과 상기 제2 더미 패턴을 합성하여 평탄화 패턴을 생성하는 평탄화 패턴 생성 공정을 포함하는 것을 특징으로 하는 평탄화 패턴의 생성 방법.
  11. 제10항에 있어서, 상기 제1 더미 패턴 생성 공정은, 상기 배선 패턴을 제1 소정량만큼 확대하여 제1 확대 배선 패턴을 생성하는 공정과; 상기 배선 패턴을 상기 제1 소정량보다 큰 제2 소정량만큼 확대하여 제2 확대 배선 패턴을 생성하는 공정과; 상기 제2 확대 배선 반전하여 반전 패턴을 생성하는 공정과; 상기 제1 단순 도형을 반복 배치하여 제1 더미의 원래 패턴을 생성하는 공정과; 상기 제1 더미의 원래 패턴으로부터 상기 제1 확대 배선 패턴 및 상기 반전 패턴과 겹치는 부분을 삭제하는 도형 논리차 연산 처리에 의해 상기 제1 더미 패턴을 생성하는 공정을 포함하고, 상기 제2 더미 패턴 생성 공정은, 상기 제2 단순 도형을 반복 배치하여 제2 더미의 원래 패턴을 생성하는 공정과, 상기 제2 더미의 원래 패턴 중 상기 반전 패턴과 겹치는 부분만을 잔존 시키는 도형 논리곱 연산 처리에 의해 상기 제2 더미 패턴을 생성하는 공정을 포함하며, 상기 평탄화 패턴 생성 공정은, 상기 제1 더미 패턴과 상기 제2 더미 패턴을 중합시키는 도형 논리합 연산 처리에 의해 상기 평탄화 패턴을 생성하는 공정을 포함하는 것을 특징으로 평탄화 패턴의 생성 방법.
  12. 제1 배선층에 있어서의 제1 배선 패턴이 형성되는 제1 배선 패턴 형성영역으로부터 제1 소정 거리 이상 떨어지고 상기 제1 소정 거리보다 큰 제2 소정 거리 이내이며 상기 제1 배선층의 상층 또는 하층인 제2 배선층에 있어서의 제2 배선 패턴이 형성되는 제2 배선 패턴 형성 영역으로부터 제3 소정 거리 이내인 상기 제1 배선층의 영역에 단순 도형의 집합으로 된 제1 더미 패턴을 생성하는 제1 더미 패턴 생성 공정과; 상기 제1 배선층에 있어서의 상기 제1 배선 패턴 형성 영역으로부터 상기 제2 소정 거리 이상 떨어지고 상기 제2 배선 패턴 형성 영역으로부터 상기 제3 소정 거리 이상 떨어진 상기 제1 배선층 영역에 상기 단순 도형보다 크고 적어도 하나의 도형으로 된 제2 더미 패턴을 생성하는 제2 더미 패턴 생성 공정과; 상기 제1 더미 패턴과 상기 제2 더미 패턴을 합성하여 평탄화 패턴을 생성하는 평탄화 패턴 생성 공정을 포함하는 것을 특징으로 하는 평탄화 패턴의 생성 방법.
  13. 제12항에 있어서, 상기 제1 더미 패턴 생성 공정은, 상기 제1 배선 패턴을 제1 소정량만큼 확대하여 제1 확대 배선 패턴을 생성하는 공정과; 상기 제2 배선 패턴을 제2 소정량만큼 확대하여 제2 확대 배선 패턴을 생성하는 공정과; 상기 제1 확대 배선 패턴과 상기 제2 확대 배선 확대 배선 패턴을 중합시키는 도형 논리합 연산 처리에 의해 합성 패턴을 생성하는 공정과; 상기 합성 패턴을 반전하여 반전 패턴을 생성하는 공정과; 상기 단순 도형을 반복 배치하여 더미의 원래 패턴을 생성하는 공정과; 상기 더미의 원래 패턴으로부터 상기 제1 확대 배선 패턴 및 상기 반전 패턴과 겹치는 부분을 삭제하는 도형 논리차 연산 처리에 의해 상기 제1 더미 패턴을 생성하는 공정을 포함하고, 상기 제2 더미 패턴 생성 공정은, 상기 반전 패턴으로 된 상기 제2 더미 패턴을 생성하는 공정을 포함하며, 상기 평탄화 패턴 생성 공정은, 상기 제1 더미 패턴과 상기 제2 더미 패턴을 중합시키는 도형 논리합 연산 처리에 의해 상기 평탄화 패턴을 생성하는 공정을 포함하는 것을 특징으로 하는 평탄화 생성 방법.
  14. 제1배선층에 있어서의 제1 배선 패턴이 형성되는 제1 배선 패턴 형성영역으로부터 제1 소정 거리 이상 떨어지고 제2 소정 거리 이내이며 상기 제1 배선층의 상층 또는 하층인 제 2배선층에 있어서의 제2 배선 패턴이 형성되는 제2 배선 패턴 형성 영역으로부터 제3 소정 거리 이내인 상기 제1 배선층의 영역에 제1 단순 도형의 집합으로 된 제1 더미 패턴을 생성하는 제1 더미 패턴 생성 공정과; 상기 제1 배선층에 있어서의 상기 제1 배선 패턴 형성 영역으로부터 상기 제2 소정 거리 이상 떨어지고 상기 제2 배선 패턴 형성 영역으로부터 상기 제3 소정 거리 이상 떨어진 영역에 상기 제1 단순 도형보다 큰 제2 단순 도형의 집합으로 된 제2 더미 패턴을 생성하는 제2 더미 패턴 생성공정과; 상기 제1더미 패턴과 상기 제2 더미 패턴을 합성하여 평탄화 패턴을 생성하는 평탄화 패턴 생성 공정을 포함하는 것을 특징으로 하는 평탄화 패턴의 생성방법.
  15. 제14항에 있어서 , 상기 제1 더미 패턴 생성 공정은, 상기 제1배선 패턴을 제1 소정량만큼 확대하여, 제1 확대 배선 패턴을 생성하는 공정과; 상기 제2 배선 패턴을 제2 소정량만큼 확대하여 제2 확대 배선 패턴을 생성하는 공정과; 상기 제1 확대 배선 패턴과 상기 제2 확대 배선 패턴을 중합시키는 도형 논리합 연산처리에 의해 합성 패턴을 생성하는 공정과; 상기 합성 패턴을 반전시켜 반전 패턴은 생성하는 공정과; 상기 제1 단순 도형을 반복 배치하여 제1 더미의 원래의 패턴을 생성하는 공정과; 상기 제1 더미의 원래 패턴으로부터 상기 제1 확대 배선 패턴 및 상기 반전 패턴과 겹치는 부분을 삭제하는 도형 논리차 연산 처리에 의해 상기 제1 더미 패턴을 생성하는 공정을 포함하고, 상기 제2 더미 패턴 생성 공정은, 상기 제2 단순 도형을 반복 배치하여 제2 더미의 원래 패턴을 생성하는 공정과, 상기 제2 더미의 원래 패턴 중 상기 반전 패턴과 겹치는 부분만을 잔존시키는 도형 논리곱 연산 처리에 의해 상기 제2 더미 패턴을 생성하는 공정을 포함하여, 상기 평탄화 패턴 생성 공정은, 상기 제1더미 패턴과 상기 제2 더미 패턴을 중합시키는 도형 논리합 연산처리에 의해 상기 평탄화 패턴을 생성하는 공정을 포함하는 것을 특징으로 하는 평탄화 패턴의 생성 방법.
  16. 배선층에 있어서의 배선 패턴을 제1 소정량만큼 확대하여 확대 배선 패턴을 생성하는 제1 도형 확대 처리 수단과; 단순 도형을 반복 배치하여 더미의 원래 패턴을 생성하는 더미의 원래 패턴 생성 처리 수단과; 상기 더미의 원래 패턴으로 부터 상기 확대 배선 패턴과 겹치는 부분을 삭제하여 더미 패턴을 생성하는 도형 논리차 연산 처리 수단과; 상기 더미 패턴을 제2 소정량만큼 축소하여 축소 더미 패턴을 생성하는 도형 축소 처리 수단과; 상기 축소 더미 패턴을 상기 제2 소정량 만큼 확대하여 평탄화 패턴을 생성하는 제2 도형 확대 처리 수단을 포함하는 것을 특징으로 하는 평탄화 패턴의 생성장치.
  17. 배선층에 있어서의 배선 패턴을 제1 소정량만큼 확대하여 확대 배선 패턴을 생성하는 제1 도형 확대 처리 수단과; 단순 도형을 반복 배치하여 제1 더미의 원래 패턴을 생성하는 제1 더미의 원래 패턴 생성 수단과; 상기 제1 더미의 원래 패턴으로부터 상기 확대 배선 패턴과 겹치는 부분을 삭제하여 제1 더미 패턴을 생성하는 도형 논리차 연산 처리 수단과; 상기 제1더미 패턴을 제2 소정량만큼 축소하여 제1축소 더미 패턴을 생성하는 제1 도형 축소 처리 수단과; 상기 제1 축소 더미 패턴을 상기 제2 소정량만큼 확대하여 제2 더미 패턴을 생성하는 제2 도형 확대 처리 수단과; 상기 제1 더미의 원래 패턴을 구성하는 단순 도형을 평행 이동하여 제2 더미의 원래 패턴을 생성하는 제2 더미의 원래 패턴 생성 수단과; 상기 제2 더미 패턴을 제3 소정량만큼 확대하여 확대 더미 패턴을 생성하는 제3 도형 확대 처리 수단과; 상기 제2더미의 원래 패턴으로부타 상기 확대배선 패턴 및 상기 확대 더미 패턴과 겹치는 부분을 삭제하여 제3 더미 패턴을 생성하는 도형 논리차 연산 처리 수단과; 상기 제3 더미 패턴을 제 4 소정량만큼 축소하여 제2 축소 더미 패턴을 생성하는 제2 도형 축소 처리 수단과; 상기 제2 축소 더미 패턴을 상기 제4 소정량만큼 확대하여 상기 제4 더미 패턴을 생성하는 제4 도형 확대 처리 수단과; 상기 제2 더미 패턴과 상기 제 4 더미 패턴을 중합시켜 평탄화 패턴을 생성하는 도형 논리합 연산 처리 수단을 포함하는 것을 특징으로 하는 평탄화 패턴의 생성장치.
  18. 배선층에 있어서의 배선 패턴을 제1 소정량만큼 확대하여 제1 확대 배선 패턴을 생성하는 제1 도형 확대 처리 수단과; 상기 배선 패턴을 상기 제1 소정량보다 큰 제2 소정량만큼 확대하여 제2 확대 배선 패턴을 생성하는 제2 도형 확대 처리 수단과; 상기 제2 확대 배선 패턴을 반전하여 반전 패턴을 생성하는 도형 반전 처리 수단과; 상기 배선층에 단순 도형을 반복 배치하여 더미의 원래 패턴을 생성하는 더미의 원래 패턴 생성 수단과; 상기 더미의 원래 패턴으로부터 상기 제1 확대 배선 패턴 및 상기 반전 패턴과 겹치는 부분을 삭제하여 더미 패턴을 생성하는 도형 논리차 연산 처리 수단과; 상기 더미 패턴과 상기 반전 패턴을 중합시켜 평탄화 패턴을 생성하는 도형 논리합 연산 처리 수단을 포함하는 것을 특징으로 하는 평탄화 패턴의 생성 장치.
  19. 배선층에 있어서의 배선 패턴을 제1 소정량만큼 확대하여 제1 확대 배선 패턴을 생성하는 제1 도형 확대 처리 수단과; 상기 배선 패턴을 상기 제1 소정량보다 큰 제2 소정량만큼 확대하여 제2 확대 배선 패턴을 생성하는 제2 도형 확대 처리 수단과; 상기 제2 확대 배선 패턴을 반전하여 패턴을 생성하는 도형 반전 처리 수단과; 제1 단순 도형을 반복 배치하여 제1 더미의 원래 패턴을 생성하는 제1 더미의 원래 패턴 생성 수단과; 상기 제1 더미의 원래 패턴으로부터 상기 제1 확대 배선 패턴 및 상기 반전 패턴과 겹치는 부분을 삭제하여 제1 더미 패턴을 생성하는 도형논리차 연산 처리 수단과; 상기 제1 단순 도형보다 큰 제2 단순 도형을 반복 배치 하여 제2 더미의 원래 패턴을 생성하는 제2 더미의 원래 패턴 생성 수단과; 상기 제2 더미의 원래 패턴 중 상기 반전 패턴과 겹치는 부분만을 잔존시켜 제2 더미 패턴을 생성하는 도형 논리곱 연산 처리 수단과; 상기 제1 더미 패턴과 상기 제2 더미 패턴을 중합시켜 평탄화 패턴을 생성하는 도형 논리합 연산 처리 수단을 포함하는것을 특징으로 하는 평탄화 패턴의 생성 장치.
  20. 제1 배선층에 있어서의 제1 배선 패턴을 제1 소정량만큼 확대하여 제1 확대 배선 패턴을 생성하는 제1 도형 확대 처리 수단과; 상기 제1 배선층의 상층 또는 하층인 제2 배선층에 있어서의 제2 배선 패턴을 제2 소정량만큼 확대하여 제2 확대 배선 패턴을 생성하는 제2 도형 확대 처리 수단과; 상기 제1 확대 배선패턴과 상기 제2 확대배선 패턴을 중합시켜 합성 패턴을 생성하는 도형 논리합 연산 처리 수단과; 상기 합성 패턴을 반전시켜 반전 패턴을 생성하는 도형 반전 처리 수단과; 단순 도형을 반복 배치하여 더미의 원래 패턴을 생성하는 더미의 원래 패턴 생성 수단과; 상기 더미의 원래 패턴으로부터 상기 제1 확대 배선 패턴 및 상기 반전 패턴과 겹치는 부분을 삭제하여 제1 더미 패턴을 생성하는 도형 논리차 연산 처리 수단과; 상기 제1 더미 패턴과 상기 반전 패턴을 중합시켜 평탄화 패턴을 생성하는 도형 논리합 연산 처리 수단을 포함하는 것을 특징으로 하는 평탄화 패턴 생성장치.
  21. 제1 배선층의 제1 배선 패턴을 제1 소정량만큼 확대하여 제1 확대 배선패턴을 생성하는 제1 도형 확대처리 수단과; 상기 제1 배선층의 상층 또는 하층인 제2 배선층의 제2 배선 패턴을 제2 소정량만큼 확대하여 제2 확대 배선패턴을 생성하는 제2 도형 확대 처리 수단과; 상기 제1 확대 배선 패턴과 상기 제2 확대 배선 패턴을 중합시켜 합성패턴을 생성하는 도형 논리합 연산 처리 수단과; 상기 합성 패턴을 반전하여 반전 패턴을 생성하는 도형 반전 처리 수단과; 제1 단순 도형을 반복 배치하여 제1 더미의 원래 패턴을 생성하는 제1 더미의원래 패턴 생성 수단과; 상기 제1 더미의 원래 패턴으로부터 상기 제1 확대 배선 패턴 및 상기 반전 패턴과 겹치는 부분을 삭제하여 제1 더미 패턴을 생성하는 도형 논리차 연산 처리 수단과; 상기 제1 단순 도형보다 큰 제2 단순 도형을 반복 배치하여 제2 더미의 원래 패턴을 생성하는 제2 더미의 원래 패턴 생성 수단과; 상기 제2 더미의 원래 패턴 중 상기 반전 패턴과 겹치는 부분만을 잔존시켜 제2 더미 패턴을 생성하는 도형 논리곱 연산 처리 수단과; 상기 제1 더미 패턴과 상기 제2 더미 패턴을 중합시켜 평탄화 패턴을 생성하는 도형 논리합 연산 처리 수단을 포함하는 것을 특징으로 하는 평탄화 생성장치.
  22. 반도체 기판 상의 배선층에 형성되는 배선 패턴과; 상기 배선층의 상기 배선 패턴으로 부터 제1 소정 거리 이상 떨어지고 상기 제1 소정 거리보다 큰 제2 소정 거리 이내의 영역에 형성되며, 단순 도형의 집합으로 된 제1 평탄화 패턴과; 상기 배선층의 상기 배선 패턴으로부터 상기 제2 소정 거리 이상 떨어진 영역에 형성되고, 상기 단순 도형보다 크고 적어도 하나의 도형으로 된 제2 평탄화 패턴과, 상기 배선 패턴, 제1 평탄화 패턴 및 제2 평탄화 패턴 상에 형성되는 층간 절연막을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
  23. 반도체 기판 상의 제1 배선층에 형성되는 제1 배선 패턴과; 상기 반도체 기판상의 상기 제1 배선층의 상층 또는 하층에 위치하는 제2 배선층에 형성되는 제2 배선 패턴과; 상기 제1 배선층의 상기 제1 배선 패턴으로부터 제1 소정 거리 이상 떨어지고 상기 제1 소정 거리보다 큰 제2 소정거리이내인 동시에 상기 제2 배선 패턴으로 부터 제3 소정 거리 이내인 영역에 형성되며, 단순 도형의 집합으로 된 제1 평탄화 패턴과; 상기 제1 배선층의 상기 제1 배선 패턴으로부터 상기 제2 소정 거리이상 떨어지고 상기 제2 배선 패턴으로 부터 상기 제3 소정 거리 이상 떨어진 영역에 형성되며, 상기 단순 도형보다 크고 적어도 하나의 도형으로 된 제2 평탄화 패턴과; 상기 제1 배선층에 형성되는 상기 제1 배선 패턴, 제1 평탄화 패턴 및 제2 평탄화 패턴과, 상기 제2 배선층에 형성되는 상기 제2 배선 패턴 사이에 형성되는 층간 절연막을 포함하는 것을 특징으로 하는 반도체 집적 회로 장치.
KR1019970008673A 1996-03-14 1997-03-14 평탄화 패턴의 생성 방법, 평탄화 패턴의 생성 장치 및 반도체 집적 회로 장치 KR100395248B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-057243 1996-03-14
JP5724396 1996-03-14

Publications (2)

Publication Number Publication Date
KR970067661A true KR970067661A (ko) 1997-10-13
KR100395248B1 KR100395248B1 (ko) 2003-11-20

Family

ID=13050103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970008673A KR100395248B1 (ko) 1996-03-14 1997-03-14 평탄화 패턴의 생성 방법, 평탄화 패턴의 생성 장치 및 반도체 집적 회로 장치

Country Status (3)

Country Link
US (1) US5970238A (ko)
KR (1) KR100395248B1 (ko)
TW (1) TW341721B (ko)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000349145A (ja) * 1999-04-02 2000-12-15 Oki Electric Ind Co Ltd 半導体装置
KR100313280B1 (ko) * 1999-10-25 2001-11-07 한신혁 반도체 장치의 전도배선 마스크 제조방법
US6418551B1 (en) * 2000-08-03 2002-07-09 Avant! Corporation Design rule checking tools and methods that use waiver layout patterns to waive unwanted dimensional check violations
US6857116B1 (en) * 2000-11-15 2005-02-15 Reshape, Inc. Optimization of abutted-pin hierarchical physical design
JP2002158278A (ja) 2000-11-20 2002-05-31 Hitachi Ltd 半導体装置およびその製造方法ならびに設計方法
US6611045B2 (en) * 2001-06-04 2003-08-26 Motorola, Inc. Method of forming an integrated circuit device using dummy features and structure thereof
JP2002368088A (ja) * 2001-06-05 2002-12-20 Fujitsu Ltd ダミーパターン発生工程とｌｃｒ抽出工程とを有するｌｓｉ設計方法及びそれを行うコンピュータプログラム
JP2002373896A (ja) 2001-06-15 2002-12-26 Mitsubishi Electric Corp 半導体装置
JP3481222B2 (ja) * 2001-09-07 2003-12-22 松下電器産業株式会社 配線構造及びその設計方法
US6892368B2 (en) * 2002-06-10 2005-05-10 Sun Microsystems, Inc. Patching technique for correction of minimum area and jog design rule violations
US6772401B2 (en) 2002-07-23 2004-08-03 Sun Microsystems Inc Correction of spacing violations between design geometries and wide class objects of dummy geometries
US6718527B2 (en) * 2002-07-23 2004-04-06 Sun Microsystems, Inc. Automated design rule violation correction when adding dummy geometries to a design layout
US6792586B2 (en) * 2002-07-23 2004-09-14 Sun Microsystems, Inc. Correction of spacing violations between wide class objects of dummy geometries
US6871332B2 (en) * 2002-07-23 2005-03-22 Sun Microsystems, Inc. Structure and method for separating geometries in a design layout into multi-wide object classes
US6892363B2 (en) * 2002-07-23 2005-05-10 Sun Microsystems, Inc. Correction of width violations of dummy geometries
US6816998B2 (en) * 2002-07-23 2004-11-09 Sun Microsystems, Inc. Correction of spacing violations between dummy geometries and wide class objects of design geometries
US6804808B2 (en) * 2002-09-30 2004-10-12 Sun Microsystems, Inc. Redundant via rule check in a multi-wide object class design layout
US6832360B2 (en) * 2002-09-30 2004-12-14 Sun Microsystems, Inc. Pure fill via area extraction in a multi-wide object class design layout
US6895568B2 (en) 2002-09-30 2005-05-17 Sun Microsystems, Inc. Correction of spacing violations between pure fill via areas in a multi-wide object class design layout
US6883149B2 (en) * 2002-09-30 2005-04-19 Sun Microsystems, Inc. Via enclosure rule check in a multi-wide object class design layout
US6794691B2 (en) * 2003-01-21 2004-09-21 Ami Semiconductor, Inc. Use of irregularly shaped conductive filler features to improve planarization of the conductive layer while reducing parasitic capacitance introduced by the filler features
US6989229B2 (en) * 2003-03-27 2006-01-24 Freescale Semiconductor, Inc. Non-resolving mask tiling method for flare reduction
US7007258B2 (en) * 2003-06-13 2006-02-28 Sun Microsystems, Inc. Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout
US7260803B2 (en) * 2003-10-10 2007-08-21 Lsi Corporation Incremental dummy metal insertions
US7096447B1 (en) 2003-10-15 2006-08-22 Sun Microsystems, Inc. Method and apparatus for efficiently locating and automatically correcting certain violations in a complex existing circuit layout
US7448012B1 (en) 2004-04-21 2008-11-04 Qi-De Qian Methods and system for improving integrated circuit layout
US8591457B2 (en) 2005-08-10 2013-11-26 Alza Corporation Method for making a needle-free jet injection drug delivery device
KR100689839B1 (ko) * 2005-09-12 2007-03-08 삼성전자주식회사 반도체장치의 더미패턴 설계방법
US7566647B2 (en) * 2006-07-12 2009-07-28 United Microelectronics Corp. Method of disposing and arranging dummy patterns
US7763398B2 (en) * 2007-05-02 2010-07-27 Dongbu Hitek Co., Ltd. Layout method for mask
KR100898220B1 (ko) * 2007-09-07 2009-05-18 주식회사 동부하이텍 반도체 소자 및 그 제조방법
JP5629114B2 (ja) * 2010-04-13 2014-11-19 ルネサスエレクトロニクス株式会社 半導体集積回路およびそのパターンレイアウト方法
KR20130081528A (ko) * 2012-01-09 2013-07-17 삼성디스플레이 주식회사 증착 마스크 및 이를 이용한 증착 설비
CN103886150A (zh) * 2014-03-20 2014-06-25 上海华力微电子有限公司 一种冗余图形的填充方法
US9330224B2 (en) * 2014-04-30 2016-05-03 Oracle International Corporation Method and apparatus for dummy cell placement management
CN104766785A (zh) * 2015-03-31 2015-07-08 上海华力微电子有限公司 调节多晶硅层表面沉积面积的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5341310A (en) * 1991-12-17 1994-08-23 International Business Machines Corporation Wiring layout design method and system for integrated circuits
JPH05267460A (ja) * 1992-03-19 1993-10-15 Fujitsu Ltd 配線層に対する平坦化パターンの発生方法
JP2820187B2 (ja) * 1992-04-16 1998-11-05 三星電子 株式会社 半導体装置の製造方法
JPH0661230A (ja) * 1992-05-28 1994-03-04 Nec Corp 半導体集積回路装置
JPH06326106A (ja) * 1993-03-18 1994-11-25 Sony Corp ダミーパターンの形成方法
JP3249317B2 (ja) * 1994-12-12 2002-01-21 富士通株式会社 パターン作成方法
US5798298A (en) * 1996-02-09 1998-08-25 United Microelectronics Corporation Method of automatically generating dummy metals for multilevel interconnection

Also Published As

Publication number Publication date
TW341721B (en) 1998-10-01
KR100395248B1 (ko) 2003-11-20
US5970238A (en) 1999-10-19

Similar Documents

Publication Publication Date Title
KR970067661A (ko) 평탄화 패턴의 생성 방법, 평탄화 패턴의 생성 장치 및 반도체 집적 회로 장치
JP2003324149A (ja) ダミーパターンの自動発生方法
US20030049945A1 (en) Interconnection structure and method for designing the same
US6484303B2 (en) Apparatus for layout designing of semiconductor device, method of layout designing, and semiconductor device
CN112434484A (zh) 一种冗余填充方法
JPH0981622A (ja) 平坦化パターンの生成方法
JPH04211112A (ja) 描画データ作成方法、データ変換方法、及びデータ変換装置
CN116547810A (zh) 用于混合高度单元库的定制平铺的放置结构的适应性行图案
US6780745B2 (en) Semiconductor integrated circuit and method of manufacturing the same
JP4198502B2 (ja) パターン発生方法
JPH09153550A (ja) パターン発生方法
JP3389196B2 (ja) 機能ブロック端子の分割方法とこの方法を記録した記録媒体及びこの方法による自動配線処理装置
JP3447621B2 (ja) 平坦化パターンの生成方法
Ma et al. Design technology co-optimization (DTCO) study on self-aligned-Via (SAV) with lamella DSA for sub-7 nm technology
JP2001147514A (ja) パタンデータの作成方法および付加パタン付きフォトマスクの描画方法
JP3740387B2 (ja) 平坦化パターン自動生成方法
JP3104339B2 (ja) 集積回路レイアウト設計装置
JP2001166452A (ja) パターンの自動設計方法
KR20000016933A (ko) 반도체집적회로또는전자패키지제조방법
JP2002057083A (ja) 露光データの作成装置、方法および半導体集積回路の製造方法
JP2002110809A (ja) ダミーパターンの設計方法およびそれを用いた半導体装置の製造方法
Klein A structured methodology for IC photolithography synthesis in semiconductor manufacturing
JPH10178012A (ja) 半導体装置の層用の平面パターンの生成方法及びその方法を使用した半導体装置の製造方法
Apanovich et al. Top-down approach to technology migration for full-custom mask layouts
JPH0981625A (ja) シンボリックレイアウトシステム

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130722

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 14