JPH05267460A - 配線層に対する平坦化パターンの発生方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明はＬＳＩチップ内の配線層について多
層化するとき平坦化パターンを簡易に発生する方法に関
し、樹脂塗布を行わず、それ以前の処理としてＣＡＤ技
術により平坦化パターンを求める方法を提供することを
目的とする。 【構成】 配線の多層化処理を行って半導体集積回路を
高集積化するため、下層配線層に対する平坦化パターン
を発生する方法において、配線層平面図をＣＡＤ装置に
より、 (イ) 配線近傍の平面パターンを図形的に反転す
る処理と、（ロ）（イ）の出力図形を内側に縮める処
理、 (ハ) 単純パターンの繰り返し模様と(ロ) の出力
図形とを論理積演算する処理、 (ニ) (ハ) の出力に対
し原配線パターン図形とを論理和演算する処理の順序で
処理することで構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＬＳＩチップ内の配線層
について多層化するとき平坦化パターンを簡易に発生す
る方法に関する。

【０００２】ＬＳＩの高集積化は微細技術の進歩に依存
し、チップ内の配線層は多層化された。下層の状況が上
層に影響するため、下層を平坦化する必要があり、従来
の平坦化技術は複雑なプロセスを必要とした。簡易な平
坦化処理の技術を開発することが要望された。

【０００３】

【従来の技術】ＬＳＩ乃至超ＬＳＩは高集積化された技
術の結晶されたものであり、高密度化・高速動作化・汎
用化することは、配線層を多層化して達成された。多層
化は配線面積を実質的に減少させるから、基板上のチッ
プ数の増大化が防止でき、一つのチップを見ると平均配
線長を短くし、配線抵抗による動作速度の遅延を抑制
し、ＣＡＤによる自動配置配線を可能とした。

【０００４】多層配線構造の実現上必要なプロセス技術
のうち、配線の平坦化技術および層間接続技術が重要で
ある。層間絶縁膜には下層配線パターンにより生ずる凹
凸が存在している。この凹凸は上層配線膜の形成時にス
テップカバレージ不良を発生させ、配線の断線・不良が
生ずる。そのため層間絶縁膜の表面を平坦化することは
信頼性の高い多層配線を実現する上での必要条件であ
る。

【０００５】平坦化技術としては従来陽極酸化法・樹脂
塗布法・ガラスフロー法などが知られている。例えば樹
脂塗布法は基板上酸化膜に設けた配線上に樹脂を直接塗
布して、配線の両側における凹凸を小さくする処理であ
る。

【０００６】

【発明が解決しようとする課題】樹脂塗布法は簡易では
あるが、種々の欠点がある。即ち、樹脂の粘性が問題と
なることである。粘性を下げた樹脂を使用すると、微細
部分に浸透する代わりに表面張力のために広大な凹みを
均一に埋めることは出来ない。

【０００７】逆に粘性を上げた樹脂を使用すると、微細
部分に充分に浸透しないから、充分な平坦化が達成出来
ないこととなる。本発明の目的は前述の欠点を改善し、
樹脂塗布法を行わず、その以前の処理としてＣＡＤ技術
により平坦化パターンを求める方法を提供することにあ
る。

【０００８】

【課題を解決するための手段】前述の目的を達成するた
め、本発明の採用した手段は下記のとおりである。即
ち、配線の多層化処理を行って半導体集積回路を高集積
化するため、下層配線層に対する平坦化パターンを発生
する方法において、配線層平面図をＣＡＤ装置により、 (イ) 配線近傍の平面パターンを図形的に反転する処理 (ロ) (イ) の出力図形を内側に縮める処理 (ハ) 単純パターンの繰り返し模様と (ロ) の出力図形
とを論理積演算する処理 (ニ) (ハ) の出力に対し原配線パターン図形と論理和
演算する処理 の順序で処理することで構成する。

【０００９】

【作用】本発明においては、下層配線層パターンをＣＡ
Ｄ装置により設計するとき、下層配線図における配線の
近傍に層間膜を形成する材料を配置し、配線を含め全体
として平坦化パターンが得られるように処理する。

【００１０】そのため配線近傍の平面パターン全面を、
まず図形的に反転処理する。次に上記反転処理した図形
パターンについて配線との間隔を広げるように縮小処理
を行う。

【００１１】次に単純パターンの繰り返し模様と、上記
縮小処理した図形パターンとを論理積演算の処理をす
る。次に上記演算処理した図形パターンと、配線のみの
パターン（原図形パターン）とを論理和演算処理する。

【００１２】

【実施例】図１は本発明の実施例として上記請求項１記
載の単純パターンとして梨地模様を使用した時の図形処
理パターンを示す図である。図１(1) は原図形パターン
であって、１は配線、２は配線近傍の平面パターン（無
地）を示す。

【００１３】図１(2) は請求項１記載の処理 (イ) に示
す処理で、図形的に反転したことを示す。次に図１(3)
は請求項１記載の処理 (ロ) に示す処理を行った後のパ
ターンを示す図であって、図１(2) について図形のある
部分を縮小している。図１(2) と比較し、この縮小する
距離はチップ平面における配線間距離のうち最小のもの
程度とする。

【００１４】次に図１(4) は請求項１記載の処理 (ハ)
に示す処理を行った後のパターンを示す図であって、図
１(3) のパターンに対し、全面が梨地模様のパターンと
を論理積演算の処理を行っている。

【００１５】次に図１(5) は請求項１記載の処理 (ニ)
に示す処理を行った後のパターンを示す図であって、図
１(4) のパターンと図１(1) のパターンとを論理和演算
処理を行うことで得られる。

【００１６】このパターンに基づいて配線の近傍に平坦
化パターン材を配置すれば、配線との間に凹凸がなく平
面化パターンが容易に得られる。図２は図１(5) により
得られたパターンについて、配線と平面化パターン材を
配置した場合の上面図と横断面図である。図２(1) は図
１(5) と同一パターンの図である。図２(1) において、
1 は配線、3-1,3-2 〜,3-11,3-12〜は平坦化パターン材
を示すから、図２(1) のＡ−Ｂ線に沿った断面図を作る
と、図２(2) となる。即ち、配線１と比較し、平坦化パ
ターン材3-11,3-12 〜はその高さが配線１と略等しいか
ら、その後の処理において上層配線層を設けるとき、下
層の凹凸が殆ど生じてない。

【００１７】この実施例により、図１に示す処理を行な
っため、図２に示すような配線と平坦化パターンが得ら
れると、チップとして容量・抵抗の増加を抑えること、
シリコンなどから成る基板層との接触面積が増加するこ
とによるストレスを減少させることが出来る。

【００１８】また平坦化パターン材は電流が流れる必要
がないため、使用材料として配線と同じアルミニウムの
ような金属材料を使うことは無く、他の安価な、または
加工の容易な材料を使うことで良い。

【００１９】図１(4) に示す論理演算を行う単純パター
ンとしては、梨地模様以外に、ストライプ状、格子状な
どの模様を使用することが可能である。更に、単純パタ
ーンとして、各図形が四角形状の地に配列される以外
に、他の例えば三角形状の地に配列されることも考えら
れる。

【００２０】

【発明の効果】このようにして本発明によると、従来樹
脂塗布法などで行っていた平坦化処理を、より以前にＣ
ＡＤ装置により実行することが出来る。そしてウェーハ
製造プロセスは実質的に変更することがないから、ＣＡ
Ｄ装置におけるソフトウェア変更のコストを当初に負担
すれば、以後のランニングコストは無視できるので、Ｌ
ＳＩ製造工程において、微細化が容易で、且つコストの
面で極めて有効である。

【図面の簡単な説明】

【図１】本発明のパターン処理の実施例を示す図であ
る。

【図２】図１の処理を行って配線・平坦化パターン材を
配置した図である。

【符号の説明】

１ 配線 ２ 平面パターン（無地） 3-1,3-2,〜3-11,3-12 〜 平坦化パターン材

Claims (1)

【特許請求の範囲】
1. 【請求項１】 配線の多層化処理を行って半導体集積回
   路を高集積化するため、下層配線層に対する平坦化パタ
   ーンを発生する方法において、 配線層平面図をＣＡＤ装置により下記の順序で処理する
   こと (イ) 配線近傍の平面パターンを図形的に反転する処理 (ロ) (イ) の出力図形を内側に縮める処理 (ハ) 単純パターンの繰り返し模様と (ロ) の出力図形
   とを論理積演算する処理 (ニ) (ハ) の出力に対し原配線パターン図形と論理和
   演算する処理 を特徴とする配線層に対する平坦化パターンの発生方
   法。