JPS62250657A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS62250657A JPS62250657A JP9555686A JP9555686A JPS62250657A JP S62250657 A JPS62250657 A JP S62250657A JP 9555686 A JP9555686 A JP 9555686A JP 9555686 A JP9555686 A JP 9555686A JP S62250657 A JPS62250657 A JP S62250657A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- integrated circuit
- groove
- semiconductor integrated
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 239000003795 chemical substances by application Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路特に高速、高周波動作を目的を
するＧａＡ１ＩＣの内部配線の構造に関するものである
。
するＧａＡ１ＩＣの内部配線の構造に関するものである
。
半導体集積回路、特に高速、高周波動作を目的とするＧ
ａＡａＩＣにおいては、高速、高周波化に向けているい
ろな方策がとられている。例えば多層配線におけるクロ
スオーバー容量の低減の為にエアーブリッジ構造を使用
したり、配線容量を低減するために配線長をできる限り
短かくする努力がなされている。
ａＡａＩＣにおいては、高速、高周波化に向けているい
ろな方策がとられている。例えば多層配線におけるクロ
スオーバー容量の低減の為にエアーブリッジ構造を使用
したり、配線容量を低減するために配線長をできる限り
短かくする努力がなされている。
しかしながら配線長を短かくするために半導体基板につ
くられる素子密度をあげ各素子間の距離を短かくすると
配線間隔もそれに伴って短かくなる。従って配線間の容
量が大きくなり素子密度を上げても全体の容量の低減に
は結びつかないという欠点を有している。
くられる素子密度をあげ各素子間の距離を短かくすると
配線間隔もそれに伴って短かくなる。従って配線間の容
量が大きくなり素子密度を上げても全体の容量の低減に
は結びつかないという欠点を有している。
本発明は以上述べた欠点を回避する目的で近接する配線
間の半導体表面に溝を設けることを特徴とする。
間の半導体表面に溝を設けることを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明による配線構造を有する半導体集積回路
の断面図である。半絶縁性ＧａＡｓ基板１の表面にＳｉ
ｎ、等の絶縁膜２を形成しその上に各素子間を電気的に
接続する配線金属膜３及び４が形成されている。そして
隣接する２本の配線金層膜３と４の間にＧａＡａ基板表
面をエツチングして溝５を形成する。
の断面図である。半絶縁性ＧａＡｓ基板１の表面にＳｉ
ｎ、等の絶縁膜２を形成しその上に各素子間を電気的に
接続する配線金属膜３及び４が形成されている。そして
隣接する２本の配線金層膜３と４の間にＧａＡａ基板表
面をエツチングして溝５を形成する。
第２図は従来の配線構造を示す断面図である。
従来の配線構造には隣接する２本の配線金属＠３と４の
間には溝はない。ＧａＡｓ基板の比誘電率はＩＬ５程度
と空気やＳｉｎ、に比べ大きい。この為従来の配線構造
において隣接する配線金属膜間にはしる電気力線はＧａ
Ａｓ基板表面付近が最も密度が高くなる。
間には溝はない。ＧａＡｓ基板の比誘電率はＩＬ５程度
と空気やＳｉｎ、に比べ大きい。この為従来の配線構造
において隣接する配線金属膜間にはしる電気力線はＧａ
Ａｓ基板表面付近が最も密度が高くなる。
本発明による配線構造の場合はとのＧａＡａ表面付近の
電気力線は溝５を設けるととＫより溝の下部を走る様に
なプ実効的に隣接する配線金属膜３と４の間隔を広げた
ことと同じ効果となり、２本の配線間の容量を低減する
ことができる。
電気力線は溝５を設けるととＫより溝の下部を走る様に
なプ実効的に隣接する配線金属膜３と４の間隔を広げた
ことと同じ効果となり、２本の配線間の容量を低減する
ことができる。
以上説明したように本発明による配線構造を用いること
で配線間容量を容易に低減することが出来る。この効果
は半導体集積回路の規模が大きくなり、又、集積密度が
高くなる程大きくなる。従って高速、高周波動作の半導
体集積回路を実現する上で本発明のもたらす効果は著し
い。
で配線間容量を容易に低減することが出来る。この効果
は半導体集積回路の規模が大きくなり、又、集積密度が
高くなる程大きくなる。従って高速、高周波動作の半導
体集積回路を実現する上で本発明のもたらす効果は著し
い。
第１図は本発明による半導体集積回路の配線構造を示す
断面図、第２図は従来の配線構造を示す断面図である。 １・・・・・・半絶縁性ＧａＡｓ基板、２・・・・・・
Ｓｉｎ、等絶縁膜、３，４・・・・・・配線金属膜、５
・・・・・・配線金属膜間のＧａＡｓ基板上に設けられ
た溝。 代理人 弁理士 内 原 晋 −７゛ｉ＼。 ・ 、：：； ７ 、 ：１ｌｉ７／
断面図、第２図は従来の配線構造を示す断面図である。 １・・・・・・半絶縁性ＧａＡｓ基板、２・・・・・・
Ｓｉｎ、等絶縁膜、３，４・・・・・・配線金属膜、５
・・・・・・配線金属膜間のＧａＡｓ基板上に設けられ
た溝。 代理人 弁理士 内 原 晋 −７゛ｉ＼。 ・ 、：：； ７ 、 ：１ｌｉ７／
Claims (1)
- 半導体集積回路において、半導体基板表面を走る複数個
の配線間の半導体表面に溝を設けたことを特徴とする半
導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9555686A JPS62250657A (ja) | 1986-04-23 | 1986-04-23 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9555686A JPS62250657A (ja) | 1986-04-23 | 1986-04-23 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62250657A true JPS62250657A (ja) | 1987-10-31 |
Family
ID=14140854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9555686A Pending JPS62250657A (ja) | 1986-04-23 | 1986-04-23 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62250657A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04230104A (ja) * | 1990-05-14 | 1992-08-19 | American Teleph & Telegr Co <Att> | 集積電子組立体 |
| JPH0538894U (ja) * | 1991-10-21 | 1993-05-25 | 日本電気株式会社 | 半導体集積回路チツプ |
| EP0614221A1 (en) * | 1993-03-05 | 1994-09-07 | Fujitsu Limited | Integrated transmission line structure |
-
1986
- 1986-04-23 JP JP9555686A patent/JPS62250657A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04230104A (ja) * | 1990-05-14 | 1992-08-19 | American Teleph & Telegr Co <Att> | 集積電子組立体 |
| JPH0538894U (ja) * | 1991-10-21 | 1993-05-25 | 日本電気株式会社 | 半導体集積回路チツプ |
| EP0614221A1 (en) * | 1993-03-05 | 1994-09-07 | Fujitsu Limited | Integrated transmission line structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910000241B1 (ko) | 반도체장치 | |
| JP3502405B2 (ja) | 空中経路によって補償されたマイクロ波装置 | |
| US8513115B2 (en) | Method of forming an interconnect structure having an enlarged region | |
| JPH0286146A (ja) | 半導体装置 | |
| JPS62250657A (ja) | 半導体集積回路 | |
| US5504037A (en) | Method of forming optimized thin film metal interconnects in integrated circuit structures of apparatus to reduce circuit operational delay | |
| JPS61290794A (ja) | 配線基板 | |
| JPS6384053A (ja) | 同軸配線構造体 | |
| JP2797929B2 (ja) | 半導体装置 | |
| JPH05267460A (ja) | 配線層に対する平坦化パターンの発生方法 | |
| JPS60176251A (ja) | 半導体装置 | |
| JPH10335326A (ja) | 半導体集積回路およびダミーメタルの配置方法 | |
| JPH0691324B2 (ja) | 配線基板 | |
| JPS615551A (ja) | 半導体装置 | |
| JPH04239106A (ja) | インダクタンス素子 | |
| JPH03175657A (ja) | モノリシック集積回路 | |
| JPS63255941A (ja) | 半導体集積回路 | |
| JPH0661594A (ja) | 回路基板 | |
| JPS63224402A (ja) | 伝送線路 | |
| JPH01143230A (ja) | 半導体装置 | |
| JPS6045044A (ja) | Ｉｃパツケ−ジ | |
| JPS61114555A (ja) | 半導体集積回路装置 | |
| JPS60198753A (ja) | 超ｌｓｉ集積回路における信号伝播損失を減少させる方法及び装置 | |
| KR20020031491A (ko) | 더미패턴을 이용한 더미 커패시터 및 그 형성방법 | |
| JPS6324622A (ja) | 半導体装置 |