KR910000241B1 - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR910000241B1
KR910000241B1 KR1019860002251A KR860002251A KR910000241B1 KR 910000241 B1 KR910000241 B1 KR 910000241B1 KR 1019860002251 A KR1019860002251 A KR 1019860002251A KR 860002251 A KR860002251 A KR 860002251A KR 910000241 B1 KR910000241 B1 KR 910000241B1
Authority
KR
South Korea
Prior art keywords
package
semiconductor device
signal line
ground
chip
Prior art date
Application number
KR1019860002251A
Other languages
English (en)
Other versions
KR860007730A (ko
Inventor
아끼라 미야우찌
히로시 니시모또
다다시 오끼야마
히로오 기따사가미
마사히로오 스기모또
하루오 다마다
신지 에모리
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60064992A external-priority patent/JPS61225842A/ja
Priority claimed from JP60074438A external-priority patent/JPH067551B2/ja
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR860007730A publication Critical patent/KR860007730A/ko
Application granted granted Critical
Publication of KR910000241B1 publication Critical patent/KR910000241B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Noodles (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Waveguides (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체장치
제1도는 반도체장치의 실시예의 단면도.
제2도는 제1도에 도시된 반도체장치의 좌측면도.
제3도는 본 발명에 따른 반도체장치의 실시예의 사시도.
제4도는 본 발명에 따른 반도체장치의 다른 실시예의 사시도.
제5도는 제4도에 도시된 반도체장치의 단면도.
제6도는 제5도에 도시된 반도체장치의 우측면도.
제7도는 제5도에 도시된 반도체장치의 좌측면도.
제8도는 종래 반도체장치의 다른 실시예의 평면도.
제9도는 본 발명에 따른 반도체 장치의 다른 실시예의 평면도.
제10도는 제9도에 도시된 반도체장치의 단면도.
제11도는 본 발명에 따른 반도체장치의 또다른 실시예의 평면도, 접지면.
* 도면의 주요부분에 대한 부호의 설명
7: IC칩 213,212,222,312,322 : 신호선
본 발명은 팩키지를 갖춘 반도체장치, 특히 IC칩이 다층절연기판상에 실린 다층 고속 IC팩키지를 구비한 반도체장치에 관한 것이다.
많은 종래 반도체장치는 고속 신호는 포함하는 각종신호를 입출력하는 IC칩이 다층 절연기판상에 장착되는 소위 고속 IC팩키지를 구비한다.
이런 종류의 다층 고속 IC팩키지에서 IC팩키지의 상부에 있는 IC칩을 IC팩키지의 저부에 있는 외부단자와 연결하는 신호선의 주요부는 IC팩키지에 대하여 수직으로 뻗어있다.
신호선의 수직부 길이는 IC팩키지의 절연기판의 다층일 때 절연기판의 증가된 두께에 비례하여 증가한다.
절연기판의 두께를 보다 상세히 설명하면, ￦칩을 구동하는 구동측의 부하를 감소시키기 위하여 대개 ￦칩에 접속된 신호선의 특성임피던스를 증가시킬 필요가 있다.
따라서 절연기판의 두께 즉 신호선의 상호층부의 양측에 위치한 절연층의 두께를 증가시킬 필요가 있다.
즉 신호선의 층간부(interlayer portion)가 신호선의 특성 임피던스와 정합되도록 예컨대 층간부가 균형스트립선(접지면이 층간부의 양측의 소정두께와 소정의 절연상수를 갖는 절연층을 경유하여 제공된 선)으로 제조되며 양측의 절연층 두께는 층간부의 특성 임피던스를 예컨대, 50Ω에서 75Ω로 증가시키기 위해서 3배로 된다. (예컨대 층간부의 양측에 있는 절연판의 두께는 각각 1㎜로 제조된다.)
이 경우에 수직부의 전송길이는 상당히 증가한다. 종래에는 수직 전송선의 임피던스 특성에 대한 특정기술이 적용되지 않았다.
￦칩에 접속된 일부신호선 예컨대 초당 기가비드(gigabit) 영역과 같이 높은 비트율을 고속 신호선등에 대해서 수직전송 길이의 증가는 점점 무시할 수 없는 임피던스 부정합을 초래한다.
더욱이 상기의 종래 반도체장치에서는 인접하여 배열된 신호단자를 통과하는 인접한 입출력간에 누화가 발생한다. 이것은 신호의 주파수가 높을 때 특히 심하여 신호파형과 발진(특허 증폭회로에서)이 생긴다.
본 발명의 목적은 고속신호의 전송특성을 개선할 수 있는 반도체장치를 제공하는 것이다.
본 발명의 또다른 목적은 인접 상호간의 누화물 제거할 수 있는 반도체장치를 제공하는 것이다.
본 발명에 따라 상측 팩키지에 갖추어진 칩과 팩키지의 저부에 갖추어진 외부단자를 연결하며, 팩키지의 측표면을 따라 배열된 신호선, 및 측표면상에 갖추어진 고속 신호선의 2측에 소정거리로 제공된 접지면을 포함하여, 공면(coplaner)도파관이 측표면과 접지면상에 고속신호선에 의하여 형성되어 상기 고속 신호선의 수직부의 임피던스를 정합하도록 하는 반도체장치가 제공된다.
본 발명의 다른 특정과 장점은 첨부도면을 참고로한 다음 기술로부터 명백해질 것이다. 그러나 본 발명이 이것에 한정되는 것은 아니다.
고속 IC팩키지를 갖춘 반도체 장치가 제1도 및 제2도에 도시되었다. 이 장치는 종래의 장치가 아니라 종래기술에서 본 발명으로 넘어오는 중간 기술인 소위인하우스(in-house)기술이다.
제1,2도에서 (10)은 IC팩키지이고(11,12,13)은 상호 중첩하는 절연기판(예컨데 세라믹판)이고 (7)은 IC칩이다.
IC칩은 고속 신호선(예컨대 초당 기가비트 차수의 비트율을 갖는 고속신호선), 저속 신호선(예컨대 kHz 내지 MHz인 제어신호선), 접지선, 및 전력 공급선에 접속된다. 이들선은 IC팩키지상에 또는 안에 형성되며 IC팩키지의 저부에 갖추어진 대응 외부단자에 접속된다.
제1도에서, 예컨대 외부단자(211)와 IC칩(7)을 접속하는 고속 신호선은 IC팩키지(10)의 측 표면의 측면부(212). 절연기판(예컨대 절연판(12,13))간에 제공된 층간부(213), 및 절연판(예컨대 절연판(11,12))의 구멍(111,121)을 통과하는 와이어부(214)로 구성된다. 더욱이 IC칩에 연결되는 저속 신호선과 전원선은 유사하게 형성된다. 상기와 같이 절연기판(11,12,13, ...)은 다층방식으로 형성되며 절연기판간의 영역은 상길층간부를 배열하도록 사용되어 이들이 서로 절연된다. (5)는 IC칩(7)을 둘러 쌓는 프레임 몸체, (6)은 캡, (8)은 IC팩키지(10)가 위치하는 인쇄 회로기판, 및(80)은 인쇄 회로기판(8)의 반대측에 제공되는 접지표면이다.
제2도는 제1도의 도시된 종래 반도체 장치의 1측면상의 접속상태의 예이다.
제2도는 고속 신호선의 측면부(212)와 저속 신호선의 측면부(312,322)등이 소정간격으로 배열되어 있다.
더욱이 제2도에서 (311,321)은 저속신호선(312,322)의 외부단자이고 (313,323)은 저속 신호선의 층간부이다. 제2도는 고속신호선의 층간부(213)와 저속 신호선의 층간부(313,323)가 동일절연 기판간에 있다.
제3도 내지 제7도는 본 발명의 1실시예에 따른 고속 IC팩키지(1)를, 갖춘 반도체장치의 구성을 도시한 것이다. 제3도 내지 제7도에서 제1도 및 제2도에 도시된 기술에 대응하는 부분은 동일 참조번호로 표시했다.
제3도에서 "a"IC칩(7)등의 소자가 장착된 표면을, "b","d", 및 "f"는 접지층을, "c"는 고속 신호층, "e"는 저속 신호층을, "g"는 인쇄회로기판을, "e"는 저속신호층을, "h"는 스텃을, 및 "i"는 스쿠루를 각각 나타낸다.
본 발명의 특징은 공면 도파관을 형성하기 위하여 고속 신호선(213...)의 양측면 상에 접지면(442,452)을 갖추고 있다는 것이다.
또한 제3도 내지 제7도에서(11,12,13...)는 상호 중첩된 절연기판이며 1 또는 그이상의 IC칩(7)이 그 위의 장착된다.
고속신호선, 저속신호선, 접지선 및 전원선은 IC칩에 연결된다. 이들선은 팩키지 저면에 갖추어진 대응 외부단자에 접속된다. 도면에 도시된 실시예에서 저속신호선은 팩키지의 1측면 상에 제공되며(특히 제6도 참조), 고속신호선은 다른 측면상에 제공된다. (제7도 참조)
물론 이들 신호선, 접지선, 및 전원선이 소정순서에 따라 팩키지의 4측면상에 제공된다는 것을 알 수 있다.
외부단자(211,221)와 IC칩(7)을 연결하는 고속신호선은 팩키지(1)의 측면상에 제공된 측면부(212, 222, ... ) ; 절연기판(절연판(12,13))사이등 사이에 제공된 층간부(213,223, ... ) ; 및 절연기판의 구멍(111,121, ... )에 배열된 부분(214, ... )에 의하여 형성된다.
더욱이 외부단자(411,421,431,441,451, ... )와 IC칩(7)을 연결하는 접지선은 측면부(412,422,432,442,452, ... )측면부중 하나(예컨데 422)에 접속된 층간부(433, ... ) (예컨대 제5도의 절연기판(11,12)간에 ; 및 절연기판의 구멍을 통하여 제공되는 부분(444, ... )에 의하여 형성된다. 본 발명에서 고속 신호선의 측면부(212,222, ... )의 양측에 소정거리로 접지선의 측면부(상기 실시예에서는 (412,422,432))를 갖추는 것이 중요하다.
더욱이 본 실시예에서 팩키지(1)의 4측상의 측면에 제공된 접지선의 측면부(412,422,432,442,452, ... )는 팩키지의 상측에 있는 캡(6)과 연결된다. 캡(6)의 전위는 외부 전자계로부터 내부회로를 보호하여 회로의 안전한 동작을 확보하기 위하여 접지전위로 한다.
외부단자(311,321, ... )와 IC칩을 연결하는 저속 신호선은 측면부(312,322)의 제6도 및 제4도의 우측에 도시된 층간부(313,323)에 의하여 형성된다. 전원선도 유사하게 형성된다. 더욱이(5)는 프레임 몸체, (8)은 IC팩키지 (1)과 장착된 인쇄회로기판(80)은 인쇄회로기판(8)의 반대측에 제공된 접지층을 각각 표시한다.
상기 구성에서 가장 중요한 점은 IC팩키지의 상면에 제공된 IC칩과 IC팩키지의 저면에 갖추어진 외부단자를 연결하는 고속신호선이 팩키지의 측면(상기 실시예에서는 측면부(212,222)에 대응하는)을 따라 접속된다는 점, 접지층이 측면부(212,222) (본 실시예에서는 측면부 (412,422,432))의 2측에 소정거리로 제공된다는점, 및 측면상에 제공된 고속신호선(212,222)과 고속신호선의 양측면에 제공된 접지선(412,422,432)이 각각 공면도파관을 형성하여 고속신호선의 수직부의 임피던스 정합이 실행된다는 점이다.
고속 신호선의 특성 임피던스가 50Ω이라면 수직부(212,223)는 상기 특성 임피던스에 정합되고 절연기판(통상 세라믹 기판으로 형성됨)의 절연상수(즉 고속신호선의 2측에 제공된 접지표면과 고속신호선 간의 절연층의 절연상수)는 10이며, 제4도에 도시된 크기(D) (고속 신호선의 중심과 접지표면과의 거리)와 크기(d) (고속 신호선의 중심과 그의 에지부간의 거리)간의 비율은 약 0.53으로 설정된다(1예로서 D=755㎛, d=400㎛) 더욱이 특성 임피던스가 더욱 감소될 때 비율(d/D)은 그것에 따라 증가한다.
이경우에 팩키지의 측면을 따라 고속신호선의 수직부의 대부분을 갖춤으로써(즉 가능한한 높이 층간부를 위치시킴)수직부 나머지(즉 절연기판의 구멍을 통해 주요부)의 임피던스 특성에 특별한 고려없이 수직부의 거의 완전한 임피던스 정합을 얻을 수 있다.
더욱이 도면에 도시된 실시예에서, 접지선은 고속신호선의 측면부(측면부로써(412,422,432))의 2측면 뿐만아니라 예컨데 제6도에서 측면부(442,452)로서 제공된다. 팩키지측면상에 구비된 접지선을 캡(6)에 연결하는 것이 바람직하다.
더욱이 상기 실시예에서 접지면(110,130)은 고속신호선의 층간부(213)의 상측과 하측에서 소정의 두께로 된 절연층(제5도의 실시예에서 소정두께를 갖는 절연판(12,13))간에 형성된다. 층간부(213)와 접지면(110,130)은 균형스트립선을 형성하여 역시 층간부(213)의 임피던스 정합을 할 수 있다. 더욱이 제5도에서 접지선(110)이 절연판(11,12)간에 형성된다.(부분(214)을 통과하는 통과구멍의 부분은 제외). 한편 접지면(130)은 절연판(13)과 그아래 구비된 절연판 사이에 구비된다.
더욱이 IC팩키지 아래에 각각의 외부단자에 연결되는 인쇄회로기판(8)상에 구비되는 각각의 인쇄회로는 인쇄회로 기판의 반대측의 접지면과 함께 전송선으로써 마이크로 스트립선을 형성한다.
상세히 언급했듯이 다층 고속 IC팩키지에서 고속신호선의 수직부의 임피던스 정합이 쉽게 행하여져 고속신호의 전송 특성이 개선되고 신호파와 S/N비의 악화를 방지할 수 있다.
제8도는 이런종류의 반도체장치의 종래예의 평면도이다. 인쇄회로 기판상에 장착된 IC팩키지(1)내의 절연기판(12)은 그의 중심에 장착된 1이상의 IC칩(7)을 갖는다. 주면부에서 각종 단자 즉 신호단자(입력단자와 출력단자), 접지단자 및 전위단자는 예컨데 플레팅(plating) 또는 박막 전도물질에 의하여 팩키지(1)의 내부로부터(절연기판(12)상의)그의 외부로 적당히 구비된다.
제8도에서 이들 단자는 번호(511,512,513,514, ... )로 표시되었으며 인쇄회로판(2)상의 이들 단자는 신호 전송선에 대응하는 인쇄회로 (통상 인쇄회로는 인쇄회로의 반대면 상에 제공된 접지금속면과 함께 전송선으로써 마이크로 스트립선을 형성한다) (611,612,613,614, ... )에 연결된다. 더욱이(531,532, ... )는 IC칩(7)상에 제공된 패드이며 (16)은 패드(531,532, ... )와 이들 패드에 대응하는 단자를 연결하는 선이다.
상기 종래 반도체장치에서, IC팩키지의 단자부의 임피던스는 단자에 접속된 신호선과 충분히 정합되지 않는다. 그러므로 그것의 레벨이 급속히 변화(소위 고속신호)되도록 전송신호의 주파수가 증가할 때, 신호단자에서 현격한 임피던스 부정합되는 문제가 발생한다.
신호단자부는 임피던스 정합을 얻을 수 있도록 마이크로 스트립선으로서 형성될 수도 있다. 마이크로-스트립선의 형성은 신호단자와 대향하는 절연기판상에 접지면으로 구비하는 것을 필수로한다. 따라서 절연기판은 2층구조로 형성되어야만 하여 구조가 복잡하게 된다.
더욱이 상기 종래 반도체 장치에서 인접하게 배열된 신호단자를 통하여 인접한 신호의 입출력간에 누화가 발생한다. 이것은 신호의 주파수가 높을 때 특히 심하여 신호파형과 진동(특히 증폭기 회로에서)상 발진야기한다.
제9도와 제10도는 본 발명에 따른 반도체장치의 다른 실시예이다. 인쇄회로기판(2)상에 장착된 IC팩키지(1)상의 절연기판(12)은 그의 중심부에 구비된 1개이상의 IC칩(7)을 가지고 있다.
주변부재에서 많은 신호단자(입력단자와 출력단자) (511,512, ... )는 팩키지(1)의 내부(절연 기판(12)위)로부터 외부(인쇄회로기판(2)상)로 제공된다. 인쇄회로기판(2)상에 이들 단자가 신호전송을 위해 대응하는 인쇄회로(611,612, ... )에 연결된다. 여기서 인쇄회로(611,612,... )는 통상인쇄 회로기판의 반대면에 제공되는 접지금속면(30)과 함께 전송선으로서 마이크로 스트립선을 형성한다. 더욱이, 531,532, ...는 IC칩(7)상에 제공된 패드이며 (16)은 패드(531,532, ... )와 이들 패드에 대응하는 단자를 연결하는 와이어이다.
접지단자(501,502,503, ... )는 신호단자(511,512, ... )의 양측면에 소정거리로 제공되며 신호단자(511,512, ... )와 접지단자(501,502,503 ... ) (예컨대 신호단자(511)와 접지단자(501,502)는 공면도파관을 형성한다. 이것은 신호단자(511,512 ... )에 연결된 신호선(즉 인쇄 회로판상의 마이크로 스트립선으로 형성된 전송선)에 대하여 임피던스 정합을 가능하게 한다.
제9도에 도시된 실시예에서 금속판(10)은 상기의 접지단자에 연결되도록 형성되며 IC칩(7)은 금속판상에 장착된다. (제10도 참조)
본 발명에서 IC팩키지 상에 제공되는 신호단자는 신호단자의 양단에 구비되는 접지단자와 함께 공면 도파관을 형성하여 신호단자에 연결되는 신호선(통상 마이크로 스트립선으로 형성됨)에 대하여 임피던스 정합을 가능하게 한다.
공면도파관의 임피던스는 신호단자의 폭, 신호단자와 접지단자간의 거리, 및 신호단자와 접지단자간의 물질의 절연 상수에 의하여 결정된다.
더욱이 접지단자(501,502,503 ... )는 팩키지의 내부(절연기판(12)위)로부터 그의 외부(인쇄회로기판상)로 신호단자의 2측을 따라 형성되고 인쇄회로기판 (2)상의 인쇄회로(601,602,603... )에 연결된다. 인쇄회로(601,602,603 ... )는 예컨데 인쇄회로기판(2)에 제공되는 통과구멍을 경유하여 인쇄회로기판(2)의 반대면상의 접지 금속면(30)에 연결함으로써 접지측에 접속된다. 더욱이 접지단자에 접속되는 이들 IC패드(예컨대 제9도에서 533)는 많은 접지단자중 어느 하나에 연결된다.
본 발명에 따라 IC팩키지상에 구비되는 신호단자부의 임피던스 정합은 간단한 구조에서 얻어질수 있다.
더욱이 인접한 신호선을 경유하여 전송되는 신호간의 누화는 인접신호단자간에 접지단자를 구비함으로써 완전히 방지할 수 있다.
더욱이 도면에 도시된 IC팩키지에서 신호단자와 IC팩키지를 연결하는 선이 존재하지만 통상 임피던스 특성은 무시할 수 있다. 필요한 경우에는 선 접속을 대신해서 신호단자를 IC칩에 직접 접속할수도 있다.
제11도 제9도에 도시된 반도체장치의 변경 실시예이다. 접지단자(501,502,503... )을 연결하는 부분은 제9도에 도시된 금속판(10)대신 금속프레임(10')으로 형성된다. 더욱이 제11도에서 신호단자(513)는 우측에만 접지단자가 제공되므로 상기의 공면도파관이 형성되지 않는다. 따라서 상기 신호단자에서 신호단자부의 임피던스 정합을 고려할 필요가 없는 신호(예컨대 저주파수를 갖는 신호)기 입출력되어야만 한다.
본 발명의 상기 2개의 실시예에 따라 IC팩키지내의 신호 단자부의 임피던스 정합이 쉽게 이루어질 수 있다. 그러므로 고속신호의 전송특성을 개선할 수 있고, 신호파와 S/N비의 악화를 방지할 수 있으며, 인접 신호간의 누화를 완전히 방지 할수있다.

Claims (5)

  1. 상부 저부 및 측면을 구비하는 반도체 장치에 있어서 : 상기 장치의 상부에 구비된 칩 ; 상기 장치의 저부에 구비된 다수의 외부단자 ; 상기 외부단자를 상기 칩에 연결하고 각각 상기 장치의 측면을 따라 구비되는 다수의 신호선의 제1설정 ; 및 측면에 구비된 신호선의 상기 제1설정의 각 측면으로부터 소정의 거리로 구비된 다수의 접지면 ; 측면과 상기 접지면 상에서 신호선의 설정에 의해 형성되어 신호선의 상기 제1형의 임피던수를 정합하는 공면도파관으로 구성되는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 외부단자간에 누화를 방지하기 위하여 상기 외부단자의 양측면에 소정의 거리로 구비된 접지면을 더 포함하는 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 각각의 상기 접지면이 상기 반도체장치의 내부에서 상기 외부단자로 뻗은 금속 면으로 형성되는 특징으로 하는 반도체장치.
  4. 제2항에 있어서, 상기 접지면이 상기 IC팩키지상에 칩을 둘러싸고 있으며 상기 반도체장치의 내부에서 상기 외부단자로부터 뻗은 금속 프레임으로 형성되는 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 상기 외부단자를 상기 칩에 연결하는 다수의 신호선의 제2설정을 더 포함하고, 각각의 신호선의 제2설정이 상기 장치의 측면을 따라 구비하는 것을 특징으로 하는 반도체장치.
KR1019860002251A 1985-03-30 1986-03-26 반도체장치 KR910000241B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP64992 1985-03-30
JP60-064992 1985-03-30
JP60064992A JPS61225842A (ja) 1985-03-30 1985-03-30 半導体装置
JP60-074438 1985-04-10
JP74438 1985-04-10
JP60074438A JPH067551B2 (ja) 1985-04-10 1985-04-10 半導体装置

Publications (2)

Publication Number Publication Date
KR860007730A KR860007730A (ko) 1986-10-17
KR910000241B1 true KR910000241B1 (ko) 1991-01-23

Family

ID=26406139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860002251A KR910000241B1 (ko) 1985-03-30 1986-03-26 반도체장치

Country Status (8)

Country Link
US (1) US4725878A (ko)
EP (2) EP0198621B1 (ko)
KR (1) KR910000241B1 (ko)
AT (1) ATE68913T1 (ko)
CA (1) CA1246755A (ko)
DE (1) DE3682099D1 (ko)
HK (1) HK56292A (ko)
SG (1) SG46492G (ko)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0812887B2 (ja) * 1985-04-13 1996-02-07 富士通株式会社 高速集積回路パツケ−ジ
JPH088321B2 (ja) * 1987-01-19 1996-01-29 住友電気工業株式会社 集積回路パツケ−ジ
EP0282617A1 (de) * 1987-03-18 1988-09-21 Texas Instruments Deutschland Gmbh Integrierte Schaltung mit einer elektrisch leitenden Trägerplatte
US4801999A (en) * 1987-07-15 1989-01-31 Advanced Micro Devices, Inc. Integrated circuit lead frame assembly containing voltage bussing and distribution to an integrated circuit die using tape automated bonding with two metal layers
US4922325A (en) * 1987-10-02 1990-05-01 American Telephone And Telegraph Company Multilayer ceramic package with high frequency connections
US5014114A (en) * 1988-09-30 1991-05-07 Harris Corporation High speed, high density semiconductor memory package with chip level repairability
US5122475A (en) * 1988-09-30 1992-06-16 Harris Corporation Method of making a high speed, high density semiconductor memory package with chip level repairability
JP2592308B2 (ja) * 1988-09-30 1997-03-19 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
US5028983A (en) * 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures
US4899118A (en) * 1988-12-27 1990-02-06 Hughes Aircraft Company Low temperature cofired ceramic packages for microwave and millimeter wave gallium arsenide integrated circuits
ATE171307T1 (de) * 1989-05-22 1998-10-15 Advanced Micro Devices Inc Leiterstruktur für eine integrierte schaltung
JP2880734B2 (ja) * 1989-08-31 1999-04-12 株式会社東芝 集積回路及びその接続回路
US4975761A (en) * 1989-09-05 1990-12-04 Advanced Micro Devices, Inc. High performance plastic encapsulated package for integrated circuit die
DE3931634A1 (de) * 1989-09-22 1991-04-04 Telefunken Electronic Gmbh Halbleiterbauelement
US5184210A (en) * 1990-03-20 1993-02-02 Digital Equipment Corporation Structure for controlling impedance and cross-talk in a printed circuit substrate
JPH0425036A (ja) * 1990-05-16 1992-01-28 Mitsubishi Electric Corp マイクロ波半導体装置
JP2535651B2 (ja) * 1990-07-24 1996-09-18 株式会社東芝 半導体装置
US5132613A (en) * 1990-11-30 1992-07-21 International Business Machines Corporation Low inductance side mount decoupling test structure
JPH04256203A (ja) * 1991-02-07 1992-09-10 Mitsubishi Electric Corp マイクロ波帯ｉｃ用パッケージ
US5376909A (en) * 1992-05-29 1994-12-27 Texas Instruments Incorporated Device packaging
US5338970A (en) * 1993-03-24 1994-08-16 Intergraph Corporation Multi-layered integrated circuit package with improved high frequency performance
EP0668615A1 (de) * 1994-02-18 1995-08-23 Siemens Aktiengesellschaft Kunststoff-SMD-Gehäuse für einen Halbleiterchip
JPH09134981A (ja) * 1995-11-08 1997-05-20 Fujitsu Ltd マイクロ波・ミリ波帯の機能モジュールパッケージ
JP3489926B2 (ja) * 1995-11-28 2004-01-26 三菱電機株式会社 高周波回路装置
US6049126A (en) * 1995-12-14 2000-04-11 Nec Corporation Semiconductor package and amplifier employing the same
FR2747235B1 (fr) * 1996-04-03 1998-07-10 Bull Sa Boitier de circuit integre
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US5923234A (en) * 1997-10-27 1999-07-13 Lockheed Martin Corp. Hermetic feedthrough using three-via transmission lines
US5945897A (en) * 1998-04-30 1999-08-31 Lockheed Martin Corporation Compliant RF coaxial interconnect
US6031188A (en) * 1998-04-30 2000-02-29 Lockheed Martin Corp. Multi-circuit RF connections using molded and compliant RF coaxial interconnects
US6081988A (en) * 1998-04-30 2000-07-04 Lockheed Martin Corp. Fabrication of a circuit module with a coaxial transmission line
US6215377B1 (en) * 1998-05-26 2001-04-10 Microsubstrates Corporation Low cost wideband RF port structure for microwave circuit packages using coplanar waveguide and BGA I/O format
JP4035238B2 (ja) * 1998-10-20 2008-01-16 富士通株式会社 光モジュール
TW498602B (en) * 2000-05-30 2002-08-11 Alps Electric Co Ltd Circuit unit
TWI292628B (en) * 2001-03-29 2008-01-11 Furukawa Electric Co Ltd Optical fiber module lead frame and optical fiber module
US6917265B2 (en) * 2003-05-22 2005-07-12 Synergy Microwave Corporation Microwave frequency surface mount components and methods of forming same
JP2005340741A (ja) 2004-05-31 2005-12-08 Renesas Technology Corp 半導体装置
US7705445B2 (en) * 2005-02-11 2010-04-27 Rambus Inc. Semiconductor package with low and high-speed signal paths
KR20070107746A (ko) 2005-03-01 2007-11-07 엑스2와이 어테뉴에이터스, 엘.엘.씨 내부 중첩된 조절기
CN100452445C (zh) * 2006-07-11 2009-01-14 武汉电信器件有限公司 和共面波导集成的侧面进光的10Gb/s APD管芯及其制作工艺
JP5003464B2 (ja) * 2007-12-21 2012-08-15 三菱電機株式会社 光伝送モジュール
US9078347B2 (en) * 2010-07-30 2015-07-07 Kyocera Corporation Electronic component housing unit, electronic module, and electronic device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4826069B1 (ko) * 1968-03-04 1973-08-04
US3777221A (en) * 1972-12-18 1973-12-04 Ibm Multi-layer circuit package
US4276558A (en) * 1979-06-15 1981-06-30 Ford Aerospace & Communications Corp. Hermetically sealed active microwave integrated circuit
JPS5651846A (en) * 1979-10-04 1981-05-09 Fujitsu Ltd Ic package
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
US4514749A (en) * 1983-01-18 1985-04-30 At&T Bell Laboratories VLSI Chip with ground shielding
US4543544A (en) * 1984-01-04 1985-09-24 Motorola, Inc. LCC co-planar lead frame semiconductor IC package
US4667220A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip module interconnection system
US4667219A (en) * 1984-04-27 1987-05-19 Trilogy Computer Development Partners, Ltd. Semiconductor chip interface
JPS61239649A (ja) * 1985-04-13 1986-10-24 Fujitsu Ltd 高速集積回路パツケ−ジ

Also Published As

Publication number Publication date
EP0198621B1 (en) 1991-10-23
EP0198621A3 (en) 1988-01-07
SG46492G (en) 1992-06-12
HK56292A (en) 1992-08-07
CA1246755A (en) 1988-12-13
EP0198621A2 (en) 1986-10-22
DE3682099D1 (de) 1991-11-28
US4725878A (en) 1988-02-16
ATE68913T1 (de) 1991-11-15
EP0396152A1 (en) 1990-11-07
KR860007730A (ko) 1986-10-17

Similar Documents

Publication Publication Date Title
KR910000241B1 (ko) 반도체장치
KR900001273B1 (ko) 반도체 집적회로 장치
US5235208A (en) Package for microwave integrated circuit
US4754371A (en) Large scale integrated circuit package
JPH0812887B2 (ja) 高速集積回路パツケ−ジ
US4551789A (en) Multilayer ceramic substrates with several metallization planes
KR19980064367A (ko) 집적 회로 칩 패키지용 차동 쌍 구성
JPH04137655A (ja) Ｉｃパッケージ
US6483175B2 (en) Wiring board and semiconductor device using the same
US20030095014A1 (en) Connection package for high-speed integrated circuit
KR910019222A (ko) 고집적 반도체 장치 및 이를 사용한 반도체 모듈
JPH11330298A (ja) 信号端子付パッケージおよびそれを用いた電子装置
JPS61234055A (ja) 半導体装置
JPH0461503B2 (ko)
JP2882396B2 (ja) 半導体装置
JPH05226500A (ja) 実装回路基板
JPH10126032A (ja) 表面実装部品の実装構造及び実装方法
JPS5824957B2 (ja) ハンドウタイシユセキカイロヨウタソウハイセンキバン
JPH071845Y2 (ja) 集積回路パツケ−ジ
JPH071844Y2 (ja) 集積回路パツケ−ジ
JP2507483B2 (ja) フィルムキャリアを用いた半導体集積回路装置
JP2908918B2 (ja) 厚膜薄膜混成多層回路基板
KR900005784B1 (ko) 스트립선 구조를 내장한 집적회로장치
JPH04260201A (ja) 半導体装置
JP2000022409A (ja) 多層高周波回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000107

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee