JPS61234055A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS61234055A
JPS61234055A JP60074438A JP7443885A JPS61234055A JP S61234055 A JPS61234055 A JP S61234055A JP 60074438 A JP60074438 A JP 60074438A JP 7443885 A JP7443885 A JP 7443885A JP S61234055 A JPS61234055 A JP S61234055A
Authority
JP
Japan
Prior art keywords
signal
terminals
terminal
ground
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60074438A
Other languages
English (en)
Other versions
JPH067551B2 (ja
Inventor
Haruo Tamada
玉田　春男
Shinji Emori
江森　伸二
Masahiro Sugimoto
杉本　正浩
Akira Miyauchi
彰 宮内
Hiroo Kitasagami
北相模　博夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60074438A priority Critical patent/JPH067551B2/ja
Priority to CA000504584A priority patent/CA1246755A/en
Priority to KR1019860002251A priority patent/KR910000241B1/ko
Priority to EP90108564A priority patent/EP0396152A1/en
Priority to US06/844,943 priority patent/US4725878A/en
Priority to AT86302305T priority patent/ATE68913T1/de
Priority to DE8686302305T priority patent/DE3682099D1/de
Priority to EP86302305A priority patent/EP0198621B1/en
Publication of JPS61234055A publication Critical patent/JPS61234055A/ja
Priority to SG46492A priority patent/SG46492G/en
Priority to HK562/92A priority patent/HK56292A/xx
Publication of JPH067551B2 publication Critical patent/JPH067551B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 本発明にかかる半導体装置は、゛パッケージに設けられ
る信号端子の両側にそれぞれ所定の間隔をおいてグラウ
ンド端子が設けられ、該信号端子とその両側に設けられ
た該グラウンド端子とによりコプレーナ形伝送路を形成
することによって該信号端子に接続される信号線のイン
ピーダンス整合がとられている。これにより該信号線に
よって伝送される信号が高速の信号であっても比較的簡
単な構成によってその伝送特性を向上させることができ
、かつ隣接する信号線により伝送される信号間のクロス
トークを防止することもできる。
〔産業上の利用分野〕
本発明は半導体装置に関し、特に高速ディジタル信号を
処理するためのディジタル集積回路あるいは高周波アナ
ログ信号を処理するためのアナログ集積回路（高速ＩＣ
）がプリント板上に多数実装されている半導体装置に関
する。
〔従来の技術〕
一般にこの種の半導体装置においてプリント板上に実装
されている集積回路が特に高速ＩＣである場合には、駆
動側ＩＣから送出される高速信号（例えばローレベルか
らハイレベルに高速に変化する信号）を、該プリント板
上に印刷配線された伝送線路を介して受信側ＩＣに伝送
するようにされている。
第４図は、従来技術におけるこの種半導体装置の１例を
概略的に示す平面図であって、プリント板２上に実装さ
れているＩＣパッケージ１′における絶縁基板１２上に
は、その中央部に１個又は複数個のＩＣチップ１３が設
けられ、その周囲にはパッケージ１′の内部（絶縁基板
１２の上部）からその外部（プリント板２上）に亘って
各種の端子、すなわち信号端子（入力端子および出力端
子）、グラウンド端子、および電源端子が例えばメッキ
あるいは薄膜状の導電材料等により適宜配置形成されて
いる。そして第４図ではそれらの端子が符号１１）’、
１１２’、１１３’、１１４’・・・によって示されて
おり、これらの各端子はプリント板２上において、それ
ぞれ対応する信号伝送用の印刷配線（通常プリント板裏
面に設けられる接地金属面と共に伝送線路としてのマイ
クロストリップラインを形成する）２１１’、２１２’
。
２１３’、２１４’・・・と接続される。なお１３１゜
１３２・・・はＩＣチップ１３上に設けられるパッド、
１６は該バッド１３１，１３２・・・とそれらに対応す
る端子とを接続するワイヤである。
〔発明が解決しようとする問題点〕
しかしながら従来の半導体装置においては、該ＩＣパッ
ケージの端子部分において、該端子に接続される信号線
とのインピーダンス整合が十分にとられておらず、した
がって特に伝送される信号の周波数が増大してそのレベ
ル変化が高速に行われる（所謂高速信号）ようになると
、該信号端子部分のインピーダンス特性を無視すること
ができなくなるという問題点を生ずる。
もっとも該信号端子部分をも上述したマイクロストリッ
プラインとして形成することによりその部分のインピー
ダンス整合をとることも考えられるが、その場合には該
マイクロストリップラインを形成するために、該信号端
子と対向する絶縁基板内にグラウンド面を設けることが
必要となり、そのためには絶縁基板を二層構造にする必
要があることなどによりその構成が複雑化することにな
る。
更にまた上記従来型の半導体装置においては、第４図に
示されるように互に隣接して配置された信号端子を通し
て入出力される隣接信号間においてクロストークを生ず
るという問題点もあり、特に該信号の周波数が高くなる
ほどその現象が著しくなって、信号波形の乱れ（特に論
理回路の場合ンを生じたり、発振（特に増巾回路の場合
）を起すことになる。
本発明はこれらの問題点を解決するためになされたもの
で、比較的簡単な構成によって上記信号端子部分におい
てもインピーダンス整合のとれた伝送線路に形成し、か
つ上述したような隣接信号間のクロストークをもなくす
ようにしたものである。
〔問題点を解決するための手段〕
上記問題点を解決するために本発明によれば、・パッケ
ージに設けられる信号端子の両側にそれぞれ所定の間隔
をおいてグラウンド端子が設けられ、該信号端子とその
両側に設けられた該グラウンド端子とによりコプレーナ
形伝送路を形成することによって、該信号端子に接続さ
れる信号線のインピーダンス整合がとられている半導体
装置が提供される。
なお上記グラウンド端子としては、交流的にみてアース
に対しほぼ零インピーダンスであるような端子を用いれ
ばよく、そのような条件をみたしている限り該グラウン
ド端子としてアース端子のほか、所定電位の端子（例え
ば−５ｖ端子）を用いることもできる。そしてそれ以外
の端子は、該信号端子と同様にその両側に該グラウンド
端子を配置することが望ましい。
〔作　用〕
上記構成によれば該信号端子とその両側に設けられた該
グラウンド端子とによりコプレーナ形伝送路を形成する
ことにより、比較的簡単な構成によって該信号端子部分
のインピーダンス整合をとることができ、しかも隣接信
号間のクロストークをもなくすことができる。
〔実施例〕
第１図および第２図は本発明にかかる半導体装置の１実
施例を示すもので、プリント板２上に実装すれているＩ
Ｃパッケージ１における絶縁基板１２上には、その中央
部に１個又は複数個のＩＣチップ１３が設けられ、その
周囲には該パッケージ１の内部（絶縁基板１２の上部）
からその外部（プリント板２上）に亘って多数の信号端
子（入力端子および出力端子）１１１．１１２・・・が
設けられ、これらの各端子はプリント板２上においてそ
れぞれ対応する信号伝送用の印刷配線２１１゜２１２・
・・と接続される。ここで該印刷配線２１１゜２１２・
・・は通常プリント板２の裏面に設けられる接地金属面
２０と共に伝送線路としてのマイクロストリップライン
を形成している。なお１３１゜１３２・・・はＩＣチフ
ブ１３上に設けられるパッド、１６は該パッド１３１．
１３２・・・とそれらに対応する端子とを接続するワイ
ヤである。
そして上記信号端子１１１，１１２・・・の両側にはそ
れぞれ所定の間隔をおいてグラウンド端子１０１．１０
２，１０３が設けられており、該信号端子１１１．１１
２・・・とその両側に設けられた該グラウンド端子ｌｏ
ｔ、１０２，１０３・・・とにより（例えば信号端子１
１１とその両側のグラウンド端子１０１，１０２とによ
り）コプレーナ形伝送路を形成させ、それによって該信
号端子１１１゜１１２・・・に接続される信号線（すな
わちプリント板上にマイクロストリップラインとして形
成された伝送線路）とのインピーダンス整合がとられる
。
ここで第１図に示される実施例においては、上記各グラ
ウンド端子１０１，１０２．１０３・・・を連結するた
めの金属板ＩＯが形成されており、該金属板ｌＯ上にＩ
Ｃチップ１３が載置される（第２図参照）。
このようにして本発明においてはＩＣパッケージに設け
られる各信号端子は、その両側に設けられたグラウンド
端子とともにコプレーナ形伝送路を形成することによっ
て、該信号端子に接続される信号！（通常、上記したよ
うにマイクロストリップラインとして形成される）との
インピーダンス整合をとるようにされており、該コプレ
ーナ形伝送路のインピーダンスは、該信号端子の巾、該
信号端子とその両側の各グラウンド端子との間隔、該信
号端子とその両側の各グラウンド端子との間に存在する
絶縁材料の誘電率などによって決定される。
そしていま仮に信号線の特性インピーダンスを５０オー
ムとし、信号端子をこの特性インピーダンスの値に整合
させる場合を例にとると、丞絶縁基板（通常セラミック
板で構成される）の誘電率（すなわち信号端子とその両
側のグラウンド端子との間の絶縁層の誘電率）を１０と
した場合、第１図に示される寸法Ｄ（即ち信号端子の中
心からグラウンド端子までの距離）と寸法ｄ（すなわち
信号端子の中心からその縁部までの距離）との比ｄ／Ｄ
がほぼ０．５３（１例としてＤを７５５μｍ。
ｄを４００μｍ）に設定される。なお該特性インピーダ
ンスを更に低下させる場合にはそれに応じて該比率ｄ／
Ｄは更に太き（される。
なお各グラウンド端子１０１，１０２．１０３・・・は
各信号端子の両側に沿ってパッケージ１の内部（絶縁基
板１２の上部）からその外部（プリント板２上）に亘っ
て形成されており、該プリント板２上においてそれぞれ
印刷配線２０１，２０２゜２０３・・・と接続され、該
印刷配線２０１，２０２゜２０３・・・は例えばプリン
ト板２に設けられたスルーホールを通してプリント板２
裏面の接地金属面２０と接続されるなどの手段によって
最終的にアース側に接続される。またＩＣパッドのうち
でグラウンド端子と接続されるべきパッド（例えば第１
図のパッド１３３）は上記多数のグラウンド端子のうち
の何れかに接続される。
このようにして本発明によれば、比較的簡単な構成によ
ってＩＣパッケージに設けられる信号端子部分のインピ
ーダンス整合を確実にとることができ、しかも隣接する
信号端子間にグラウンド端子を設けることによって該隣
接する信号端子を通して伝送される信号間のクロストー
クをも確実に防止することができる。なお図示されるＩ
Ｃパッケージには各信号端子と各ＩＣパッドとを接続す
るワイヤが存在するが、通常該ワイヤ部分のインピーダ
ンス特性についてはこれを無視することができる。また
必要があれば、該ワイヤによる接続を行う代りに該信号
端子とＩＣチップとを直接接続するようにしてもよい。
第３図は第１図に示される半導体装置の変形例を示すも
ので、各グラウンド端子１０１，１０２゜１０３・・・
を連結する部分が第１図に示されるような金属板１０に
よって形成される代りに金属枠１０′として形成される
。また第３図中、信号端子１１３についてはその右側に
しかグラウンド端子が存在せず、したがって上述したコ
プレーナ形伝送路を形成していない。したがってこのよ
うな信号端子には、特に信号端子部分のインピーダンス
整合までを問題とする必要がないような例えば比較的低
周波の信号を入出力させるようにすればよい。
〔発明の効果〕
本発明によれば、比較的簡単な構成によってＩＣパッケ
ージにおける信号端子部分のインピーダンス整合をとる
ことができるため、特に高速信号の伝送特性を向上させ
てその波形の乱れや発振現象を防止することができ、し
かも隣接信号間のクロストークをも確実に防止すること
ができる。
【図面の簡単な説明】
第１図は、本発明にかかる半導体装置の１実施例を示す
平面図、 第２図は、第１図に示される半導体装置の断面図、 第３図は、本発明にかかる半導体装置の他の実施例を示
す平面図、 第４図は、従来の半導体装置の１例を示す平面図である
。 （符号の説明） １：本発明の半導体装置に用いられるＩＣパンケージ、
１０．１０’ニゲラウンド端子を連結する連結部、１０
１，１０２．１０３ニゲラウンド端子、１１１．１１１
信号端子、１２：絶縁基板、１３：ＩＣチップ、２ニブ
リント板、２０ニブリント板裏面の接地金属面、２０１
，２０２゜２０３．２１１，２１２：印刷配線、１′：
従来型のＩＣパッケージ、ｌｌｌ’、１１２’、１１３
’。 １１４’　：各種端子（信号端子、電源端子、アース端
子’）　、２１１’、２１２’、２１３’、２１４’：
印刷配線。

Claims (1)

    【特許請求の範囲】
  1. １、パッケージに設けられる信号端子の両側にそれぞれ
    所定の間隔をおいてグラウンド端子が設けられ、該信号
    端子とその両側に設けられた該グラウンド端子とにより
    コプレーナ形伝送路を形成することによって、該信号端
    子に接続される信号線のインピーダンス整合がとられる
    ことを特徴とする半導体装置。
JP60074438A 1985-03-30 1985-04-10 半導体装置 Expired - Fee Related JPH067551B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP60074438A JPH067551B2 (ja) 1985-04-10 1985-04-10 半導体装置
CA000504584A CA1246755A (en) 1985-03-30 1986-03-20 Semiconductor device
KR1019860002251A KR910000241B1 (ko) 1985-03-30 1986-03-26 반도체장치
AT86302305T ATE68913T1 (de) 1985-03-30 1986-03-27 Halbleiteranordnung.
US06/844,943 US4725878A (en) 1985-03-30 1986-03-27 Semiconductor device
EP90108564A EP0396152A1 (en) 1985-03-30 1986-03-27 Semiconductor device comprising a package
DE8686302305T DE3682099D1 (de) 1985-03-30 1986-03-27 Halbleiteranordnung.
EP86302305A EP0198621B1 (en) 1985-03-30 1986-03-27 Semiconductor device
SG46492A SG46492G (en) 1985-03-30 1992-04-24 Semiconductor device
HK562/92A HK56292A (en) 1985-03-30 1992-07-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60074438A JPH067551B2 (ja) 1985-04-10 1985-04-10 半導体装置

Publications (2)

Publication Number Publication Date
JPS61234055A true JPS61234055A (ja) 1986-10-18
JPH067551B2 JPH067551B2 (ja) 1994-01-26

Family

ID=13547229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60074438A Expired - Fee Related JPH067551B2 (ja) 1985-03-30 1985-04-10 半導体装置

Country Status (1)

Country Link
JP (1) JPH067551B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353703A (ja) * 1989-07-21 1991-03-07 Elmec Corp 電子部品の端子構造
JPH0685155A (ja) * 1992-09-01 1994-03-25 Nec Corp モールド型半導体装置
JP2002299645A (ja) * 2001-03-29 2002-10-11 Furukawa Electric Co Ltd:The 光モジュール用リードフレームおよび光モジュール
JP2007027507A (ja) * 2005-07-19 2007-02-01 Sony Corp 光モジュール
JP2011009776A (ja) * 2010-09-07 2011-01-13 Renesas Electronics Corp 半導体装置
US8005327B2 (en) 2007-12-21 2011-08-23 Mitsubishi Electric Corporation Optical transmission module
US8471379B2 (en) 2004-05-31 2013-06-25 Renesas Electronics Corporation Semiconductor device
CN109982501A (zh) * 2017-12-28 2019-07-05 中兴通讯股份有限公司 信号传输板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5587462A (en) * 1978-12-25 1980-07-02 Fujitsu Ltd Integrated circuit package
JPS57154861A (en) * 1981-03-20 1982-09-24 Hitachi Ltd Package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5587462A (en) * 1978-12-25 1980-07-02 Fujitsu Ltd Integrated circuit package
JPS57154861A (en) * 1981-03-20 1982-09-24 Hitachi Ltd Package

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353703A (ja) * 1989-07-21 1991-03-07 Elmec Corp 電子部品の端子構造
JPH0685155A (ja) * 1992-09-01 1994-03-25 Nec Corp モールド型半導体装置
JP2002299645A (ja) * 2001-03-29 2002-10-11 Furukawa Electric Co Ltd:The 光モジュール用リードフレームおよび光モジュール
US8471379B2 (en) 2004-05-31 2013-06-25 Renesas Electronics Corporation Semiconductor device
JP2007027507A (ja) * 2005-07-19 2007-02-01 Sony Corp 光モジュール
US8005327B2 (en) 2007-12-21 2011-08-23 Mitsubishi Electric Corporation Optical transmission module
JP2011009776A (ja) * 2010-09-07 2011-01-13 Renesas Electronics Corp 半導体装置
CN109982501A (zh) * 2017-12-28 2019-07-05 中兴通讯股份有限公司 信号传输板

Also Published As

Publication number Publication date
JPH067551B2 (ja) 1994-01-26

Similar Documents

Publication Publication Date Title
KR910000241B1 (ko) 반도체장치
KR940012587A (ko) 반도체 집적회로장치
JPH0812887B2 (ja) 高速集積回路パツケ−ジ
US6054758A (en) Differential pair geometry for integrated circuit chip packages
JPH04336702A (ja) パッケージ
US20020117739A1 (en) Wiring board and semiconductor device using the same
JPH07147352A (ja) 半導体集積回路装置
JPS61234055A (ja) 半導体装置
JP3048205B2 (ja) マルチチップモジュール
JP2758321B2 (ja) 回路基板
JPH0461503B2 (ja)
JPH0423827B2 (ja)
JP2637975B2 (ja) 半導体装置用パツケージ
JPH071844Y2 (ja) 集積回路パツケ−ジ
JPS61288446A (ja) 高速ｉｃパツケ−ジ構造
JP2677087B2 (ja) 半導体集積回路
JPS5824957B2 (ja) ハンドウタイシユセキカイロヨウタソウハイセンキバン
JPH071845Y2 (ja) 集積回路パツケ−ジ
JPH0613437A (ja) 半導体装置
JPS61125196A (ja) 回路基板
JPH10270600A (ja) 半導体装置
JPH0691361B2 (ja) 半導体装置
JPH07114217B2 (ja) テープキャリア方式の半導体装置
JPH03155653A (ja) 半導体集積回路配線構造
JPH01239945A (ja) 混成集積回路装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees