JPH04336702A - パッケージ - Google Patents

パッケージ

Info

Publication number
JPH04336702A
JPH04336702A JP3107857A JP10785791A JPH04336702A JP H04336702 A JPH04336702 A JP H04336702A JP 3107857 A JP3107857 A JP 3107857A JP 10785791 A JP10785791 A JP 10785791A JP H04336702 A JPH04336702 A JP H04336702A
Authority
JP
Japan
Prior art keywords
package
line
frequency transmission
transmission line
internal high
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3107857A
Other languages
English (en)
Other versions
JP2605502B2 (ja
Inventor
Yasuharu Nakajima
康晴 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14469828&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH04336702(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3107857A priority Critical patent/JP2605502B2/ja
Publication of JPH04336702A publication Critical patent/JPH04336702A/ja
Application granted granted Critical
Publication of JP2605502B2 publication Critical patent/JP2605502B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Waveguide Connection Structure (AREA)
  • Waveguides (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高速に、あるいは高周
波帯で動作する半導体装置を実装するパッケージに関す
るものである。
【０００２】
【従来の技術】図６（ａ）〜（ｃ）は従来のパッケージ
の一例を示す図で、図６（ａ）は一部を破断した平面図
、図６（ｂ）は、図６（ａ）の要部のＡーＡ線による断
面図、図６（ｃ）は、図６（ａ）の底面図である。また
、図７はパッケージの要部を拡大して示した斜視図であ
る。図６において、１はセラミックなどからなるパッケ
ージ基板、２はセラミックあるいは表面をメタライズし
たセラミックなどからなるパッケージ側壁であり、パッ
ケージ基板１の表面上に装着されている。パッケージ側
壁２のパッケージ基板１に接しない上端面は、金などの
金属やコバールなどの合金からなるフタ３により封止さ
れている。４は前記パッケージ基板１の表面にメタライ
ズ５を施したダイボンディング領域、６はセラミックな
どからなる誘電体基板であり、この誘電体基板６の表面
上に金属薄膜からなる内部高周波伝送線路７が形成され
、ダイボンディング領域４，誘電体基板６，内部高周波
伝送線路７はパッケージ基板１とパッケージ側壁２とフ
タ３により囲まれたキャビティ内に構成されている。 また、パッケージ基板１の底面部に、接地金属薄膜８と
信号線金属薄膜９が形成され、これらにより外部コプレ
ーナ線路１０を構成し、その信号線金属薄膜９は金属か
らなるバイアホール１１により内部高周波伝送線路７と
電気的に接続した構造となっている。
【０００３】次に、動作を図８を参照して説明する。図
８（ａ），（ｂ）は、図６のパッケージに半導体集積回
路チップを実装した状態の一例を示す図で、図８（ａ）
はパッケージ内部を一部破断して示した平面図であり、
図８（ｂ）は、図８（ａ）のＡーＡ線による断面図であ
る。図８において、例えばガリウム砒素（ＧａＡｓ）や
シリコン（Ｓｉ）などの半導体基板の表面上にトランジ
スタ，抵抗，キャパシタ，インダクタなどを用いて所定
の機能を実現した半導体集積回路チップ（以下、ＩＣチ
ップと略す）１２をメタライズ５の表面上のダイボンデ
ィング領域４に金・スズ（ＡｕＳｎ）などのはんだを用
いてダイボンドし、ＩＣチップ１２の表面上にあって、
電気信号を入出力するためのパッド１３と誘電体基板６
上の内部高周波伝送線路７を、例えば金ワイヤ１４など
により接続している。そして、外部コプレーナ線路１０
より入力された高周波信号（以下、ＲＦ信号と略す）は
、バイアホール１１を通して内部高周波伝送線路７にコ
プレーナ伝搬モードからマイクロストリップ伝搬モード
に変換されて伝送される。さらに、このＲＦ信号は金ワ
イヤ１４を介してパッド１３に伝送されてパッケージ外
部よりＩＣチップ１２とＲＦ信号を授受することとなる
。
【０００４】
【発明が解決しようとする課題】従来のパッケージは以
上のように構成されているので、メタライズ５と内部高
周波伝送線路７よりなるマイクロストリップ線路上を介
し、ＲＦ信号がＩＣチップ１２のマイクロストリップ線
路１５に伝送される。マイクロストリップ線路１５の線
路幅が通常７０〜１１０μｍであるのに比較し、パッケ
ージの内部高周波伝送線路７の線路幅が約３００〜５０
０μｍと太いため、金ワイヤ１４による接続部において
高周波的な不整合を生じ、損失が増大し、定在波比（以
下、ＶＳＷＲと略す）が劣化するという問題点があった
。
【０００５】また、一辺に複数のＲＦ信号入出力用のパ
ッドを有するＩＣチップ（以下、多ポートＩＣチップと
称す）を実装する場合、複数の内部高周波伝送線路７を
伝送されるＲＦ信号が相互に電磁界的な結合を発生し、
ＲＦ信号ポート間のアイソレーションが低下するととも
に、集積化の点で不利であるという問題点があった。
【０００６】本発明は、上記のような問題点を解消する
ためになされたもので、高周波的な不整合を抑止し、低
損失、かつ低ＶＳＷＲのパッケージを実現するとともに
、多ポートＩＣチップなどの実装時に各ポート間のアイ
ソレーションを高めることができ、集積化の上でも有利
なパッケージを得ることを目的とする。
【０００７】
【課題を解決するための手段】本発明に係る請求項１に
記載のパッケージは、キャビティ内に複数の金属薄膜か
らなる内部高周波伝送線路をコプレーナ線路として構成
したものである。
【０００８】また、請求項２に記載のパッケージは、外
部コプレーナ線路の接地金属と、コプレーナ線路となる
内部高周波伝送線路の接地金属をそれぞれ金属からなる
複数のバイアホールにより接続したものである。
【０００９】また、請求項３に記載のパッケージは、外
部コプレーナ線路と内部高周波伝送線路を同軸構造のバ
イアホールにより接続したものである。
【００１０】さらに、請求項４に記載のパッケージは、
ダイボンディング領域に面する一辺につき少なくとも２
対のコプレーナ線路を有する構造としたものである。
【００１１】
【作用】本発明に係る請求項１に記載の発明においては
、内部高周波伝送線路をコプレーナ線路として構成した
ので、その信号線と接地金属との間隔を適切に選択する
ことにより、信号線の線路幅をＩＣチップ上のマイクロ
ストリップ線路の線路幅と適合させることが可能となり
、損失を低く抑え、ＶＳＷＲも下げることができる。
【００１２】また、本発明の請求項２，３に記載の発明
においては、外部コプレーナ線路と内部高周波伝送線路
を複数のバイアホールや同軸構造のバイアホールにより
接続したので、高周波的な不整合も少なく、かつアイソ
レーションを高めることが可能である。
【００１３】さらに、本発明の請求項４に記載の発明に
おいては、内部高周波伝送線路として一辺につき少なく
とも２対のコプレーナ線路を有するので、多ポートＩＣ
チップを実装する場合でもＲＦ信号ポート間の電磁界的
な結合を抑制し、アイソレーションを向上させることが
可能であるとともに、パッケージ内の高集積化を図るこ
とも可能となる。
【００１４】
【実施例】以下、本発明の実施例を図について説明する
。図１（ａ）〜（ｃ）は本発明の第１の実施例であるパ
ッケージを示す図で、図１（ａ）はパッケージの内部お
よび外部を示す一部を破断した平面図、図１（ｂ）は、
図１（ａ）のＡーＡ線による断面図、図１（ｃ）は、図
１（ａ）の底面図である。また、図２は、図１（ａ）の
要部を拡大して示した部分斜視図である。図１において
、１ないし６および８ないし１１は図６，図７の従来例
と同一または相当部分を示す。誘電体基板６の表面上に
金属薄膜からなるパッケージ内部の接地金属薄膜１８と
、所定の線路幅および接地金属薄膜１８と、所定の線路
幅および接地金属薄膜１８との所定間隔を有する金属薄
膜からなる内部信号線金属薄膜１９が形成されている。 これら接地金属薄膜１８と内部信号線金属薄膜１９によ
り高周波伝送線路として動作する内部コプレーナ線路２
０を構成している。また、内部コプレーナ線路２０の接
地金属薄膜１８は、金属からなる複数のバイアホール１
１により外部コプレーナ線路１０の接地金属薄膜８と電
気的に接続している（図２参照）。
【００１５】図３（ａ）〜（ｃ）は本発明の第２の実施
例であるパッケージを示す図で、図３（ａ）はパッケー
ジの内部および外部を示す一部を破断した平面図、図３
（ｂ）は、図３（ａ）のＡーＡ線による断面図、図３（
ｃ）は、図３（ａ）の底面図である。また、図４は、図
３（ａ）の要部を拡大して示した斜視図である。図３に
おいて、１ないし６，８ないし１０および１８ないし２
０はそれぞれ図１の実施例と同一または相当部分を示し
、２１ａは前記内部信号線金属薄膜１９と信号線金属薄
膜９の間を誘電体基板６を貫通して電気的に接続する信
号線バイアホールであり、２１ｂはパッケージキャビテ
ィ内の接地金属薄膜１８と外部コプレーナ線路１０の接
地金属薄膜８を接続する接地線バイアホールである。 前記信号線バイアホール２１ａおよび接地線バイアホー
ル２１ｂにより同軸線路２１を構成している。この同軸
線路２１は、高周波伝送線路の一形態をなし、外部コプ
レーナ線路１０と内部コプレーナ線路２０との間にあり
、ＲＦ信号の授受を不整合を少なく低損失、かつ低ＶＳ
ＷＲで行う。
【００１６】次に、上記図１または図３（ここでは図１
）のパッケージにＩＣチップ１２を実装した場合の動作
について図５（ａ），（ｂ）を参照して説明する。図５
（ａ）は本発明の第１の実施例のパッケージにＩＣチッ
プ１２を実装した状態のパッケージ内部および外部を示
す平面図であり、図５（ｂ）は、図５（ａ）のＡーＡ線
による断面図である。例えば、ＧａＡｓやＳｉなどの半
導体基板の表面上に所定の機能を実現したＩＣチップ１
２をダイボンディング領域４にＡｕＳｎなどのはんだや
導電性樹脂などを用いてダイボンドし、ＩＣチップ１２
の表面上にあり、電気信号を入出力するためのパッド１
３と内部信号線金属薄膜１９を金ワイヤ１４などにより
接続している。外部コプレーナ線路１０より入力された
ＲＦ信号は、バイアホール１１を通して内部コプレーナ
線路２０にコプレーナ伝搬モードとして伝送される。 さらに、このＲＦ信号は金ワイヤ１４を介してパッド１
３に伝送されて、パッケージ外部よりＩＣチップ１２と
ＲＦ信号を授受する。内部コプレーナ線路２０をＲＦ信
号が伝送されるので、ＲＦ信号の電磁界が内部信号線金
属薄膜１９と接地金属薄膜１８間に集中した状態となっ
ている。
【００１７】なお、上記実施例においては、接地金属薄
膜（８および１８）間の接続を同軸線路構造もしくは一
対のＲＦポートにつき４本のバイアホールを用いる場合
について示したが、５本以上のバイアホールを持つ構造
としてもよい。また、ダイボンディング領域に面する一
辺につき２対の内部コプレーナ線路を有する場合につい
て述べたが、多ポートＩＣに対応させて、３対以上の内
部コプレーナ線路を配設する構造としても同様の効果が
得られる。さらに、一辺につき２対のＲＦ信号を入出力
する内部コプレーナ線路を有するだけでなく、一辺にＲ
Ｆ信号を入出力する内部コプレーナ線路と、直流バイア
スをＩＣチップに印加するなどのポートを混在させる構
造としてもよい。また、ＩＣチップとして高周波領域で
動作しＲＦ信号を入出力する場合について述べたが、高
速動作するディジタルＩＣチップを実装する場合にも同
様の効果を奏することはいうまでもない。
【００１８】
【発明の効果】以上説明したように、請求項１に記載の
発明によれば、パッケージのキャビティ内の内部高周波
伝送線路をコプレーナ線路で構成したので、その信号線
の線路幅をＩＣチップ上のマイクロストリップ線路の線
路幅と適合させることが可能となり、損失を低く抑え、
ＶＳＷＲも下げることができる。
【００１９】また、請求項２，３に記載の発明によれば
、外部コプレーナ線路と内部コプレーナ線路を複数のバ
イアホールや同軸構造のバイアホールで接続する構造と
したので、高周波的な不整合も少なく、かつアイソレー
ションを高めることが可能となる。
【００２０】さらに、請求項４に記載の発明によれば、
内部高周波伝送線路として、一辺につき２対以上のコプ
レーナ線路を配設したので、多ポートＩＣチップを実装
する場合でも、各ＲＦ信号ポートを伝送するＲＦ信号の
電磁界が、対応する内部コプレーナ線路に集中して伝搬
され、他のポートへの漏洩，結合を抑制し、高いアイソ
レーションを有するとともに、集積化を高めることが可
能となるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例によるパッケージの内部
および外部の構成を示す図である。
【図２】図１の要部を拡大して示した部分斜視図である
。
【図３】本発明の第２の実施例によるパッケージの内部
および外部の構成を示す図である。
【図４】図３の要部を拡大して示した部分斜視図である
。
【図５】図１の第１の実施例のパッケージにＩＣチップ
を実装した状態を示す内部および外部の構成を示す図で
ある。
【図６】従来のパッケージの内部および外部の構成を示
す図である。
【図７】図６の要部を拡大して示した部分斜視図である
。
【図８】従来のパッケージにＩＣチップを実装した状態
の内部および外部の構成を示す図である。
【符号の説明】 １　　　　　　パッケージ基板 ２　　　　　　パッケージ側壁 ３　　　　　　フタ ４　　　　　　ダイボンディング領域 ５　　　　　　メタライズ ６　　　　　　誘電体基板 ７　　　　　　内部高周波伝送線路 ８　　　　　　接地金属薄膜 ９　　　　　　信号線金属薄膜 １０　　　　外部コプレーナ線路 １１　　　　バイアホール １２　　　　半導体集積回路チップ １３　　　　パッド １４　　　　金ワイヤ １５　　　　マイクロストリップ線路 １８　　　　接地金属薄膜 １９　　　　内部信号線金属薄膜 ２０　　　　内部コプレーナ線路 ２１　　　　同軸線路 ２１ａ　　信号線バイアホール ２１ｂ　　接地線バイアホール

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】パッケージ基板と、このパッケージ基板上
    に装着されたパッケージ側壁と、前記パッケージ側壁に
    より囲まれて形成されたキャビティを封止するフタと、
    前記キャビティ内に設けられた半導体集積回路チップを
    実装するダイボンディング領域と、前記キャビティ内に
    設けられた誘電体基板の表面上に金属薄膜からなる内部
    高周波伝送線路を有し、前記パッケージ基板の底面部に
    金属薄膜により形成したリード端子をなす外部コプレー
    ナ線路と、前記内部高周波伝送線路と前記外部コプレー
    ナ線路を電気的に接続する金属からなるバイアホールと
    から構成されたパッケージにおいて、前記キャビティ内
    に形成される前記内部高周波伝送線路を、コプレーナ線
    路で構成したことを特徴とするパッケージ。
  2. 【請求項２】請求項１に記載のパッケージにおいて、内
    部高周波伝送線路と外部コプレーナ線路のそれぞれの接
    地金属間を金属からなる複数のバイアホールにより接続
    したことを特徴とするパッケージ。
  3. 【請求項３】請求項１に記載のパッケージにおいて、内
    部高周波伝送線路と外部コプレーナ線路を同軸構造のバ
    イアホールにより接続したことを特徴とするパッケージ
    。
  4. 【請求項４】請求項１に記載のパッケージにおいて、前
    記ダイボンディング領域に面する一辺について２対以上
    のコプレーナ線路を有することを特徴とするパッケージ
    。
JP3107857A 1991-05-14 1991-05-14 パッケージ Expired - Fee Related JP2605502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3107857A JP2605502B2 (ja) 1991-05-14 1991-05-14 パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3107857A JP2605502B2 (ja) 1991-05-14 1991-05-14 パッケージ

Publications (2)

Publication Number Publication Date
JPH04336702A true JPH04336702A (ja) 1992-11-24
JP2605502B2 JP2605502B2 (ja) 1997-04-30

Family

ID=14469828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3107857A Expired - Fee Related JP2605502B2 (ja) 1991-05-14 1991-05-14 パッケージ

Country Status (1)

Country Link
JP (1) JP2605502B2 (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09500780A (ja) * 1994-09-26 1997-01-21 エンドゲート コーポレーション 同一平面導波管塔載のひっくり返しチップ
JPH10335763A (ja) * 1997-05-27 1998-12-18 Alps Electric Co Ltd 回路基板
JPH11251488A (ja) * 1998-03-05 1999-09-17 Sumitomo Metal Electronics Devices Inc セラミックパッケージ
JP2001352000A (ja) * 2000-06-05 2001-12-21 New Japan Radio Co Ltd インターポーザを使用した高周波用半導体装置
JP2004534467A (ja) * 2001-07-05 2004-11-11 ウーテーアー・エス・アー・マニファクチュール・オロロジェール・スイス 腕時計バンド・アンテナ
JP2005108891A (ja) * 2003-09-26 2005-04-21 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2005123894A (ja) * 2003-10-16 2005-05-12 Matsushita Electric Works Ltd 高周波用マルチチップモジュール基板
US7067743B2 (en) 2002-09-17 2006-06-27 Fujitsu Quantum Devices Limited Transmission line and device including the same
JP2007528601A (ja) * 2004-03-09 2007-10-11 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 信頼性が高く、費用効果があり、熱的に強いＡｕＳｎダイ取付け技術
JP2007287916A (ja) * 2006-04-17 2007-11-01 Fujitsu Ltd 電子部品パッケージ
JP2008141406A (ja) * 2006-11-30 2008-06-19 Kyocera Corp 実装用基板、送信器、受信器、送受信器およびレーダ装置
JP2010028800A (ja) * 2008-06-19 2010-02-04 Kyocera Corp 構造体，接続端子，パッケージ、並びに電子装置
WO2010074232A1 (ja) * 2008-12-26 2010-07-01 パナソニック電工株式会社 配線構造およびこれを有するマイクロリレー
WO2010110315A1 (ja) * 2009-03-24 2010-09-30 パナソニック電工株式会社 伝送線路
WO2012015040A1 (ja) 2010-07-30 2012-02-02 京セラ株式会社 電子部品収納用部品、電子モジュールおよび電子装置
JP2012048121A (ja) * 2010-08-30 2012-03-08 Fujitsu Optical Components Ltd 光変調器モジュール
WO2012165434A1 (ja) 2011-05-31 2012-12-06 京セラ株式会社 素子収納用パッケージ、半導体装置用部品および半導体装置
JP2016109941A (ja) * 2014-12-08 2016-06-20 富士通オプティカルコンポーネンツ株式会社 光モジュール
JP2021510968A (ja) * 2018-01-23 2021-04-30 東友ファインケム株式会社Ｄｏｎｇｗｏｏ Ｆｉｎｅ−Ｃｈｅｍ Ｃｏ．， Ｌｔｄ． フィルムアンテナ−回路接続構造体及びそれを含むディスプレイ装置
WO2023119706A1 (ja) * 2021-12-21 2023-06-29 株式会社フジクラ 伝送線路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000278008A (ja) * 1999-03-25 2000-10-06 Kyocera Corp 高周波用配線基板
JP3833426B2 (ja) * 1999-10-07 2006-10-11 京セラ株式会社 高周波用配線基板
US6936921B2 (en) 2002-11-11 2005-08-30 Kyocera Corporation High-frequency package
WO2007049382A1 (ja) * 2005-10-27 2007-05-03 Murata Manufacturing Co., Ltd. 高周波モジュール

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61251059A (ja) * 1985-04-26 1986-11-08 テクトロニツクス・インコ−ポレイテツド マイクロ波集積回路パツケ−ジ
JPS63219142A (ja) * 1987-03-07 1988-09-12 Shinko Electric Ind Co Ltd 電子部品用パツケ−ジ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61251059A (ja) * 1985-04-26 1986-11-08 テクトロニツクス・インコ−ポレイテツド マイクロ波集積回路パツケ−ジ
JPS63219142A (ja) * 1987-03-07 1988-09-12 Shinko Electric Ind Co Ltd 電子部品用パツケ−ジ

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09500780A (ja) * 1994-09-26 1997-01-21 エンドゲート コーポレーション 同一平面導波管塔載のひっくり返しチップ
JPH10335763A (ja) * 1997-05-27 1998-12-18 Alps Electric Co Ltd 回路基板
JPH11251488A (ja) * 1998-03-05 1999-09-17 Sumitomo Metal Electronics Devices Inc セラミックパッケージ
JP2001352000A (ja) * 2000-06-05 2001-12-21 New Japan Radio Co Ltd インターポーザを使用した高周波用半導体装置
JP4616968B2 (ja) * 2000-06-05 2011-01-19 新日本無線株式会社 インターポーザを使用した高周波用半導体装置
JP2004534467A (ja) * 2001-07-05 2004-11-11 ウーテーアー・エス・アー・マニファクチュール・オロロジェール・スイス 腕時計バンド・アンテナ
US7067743B2 (en) 2002-09-17 2006-06-27 Fujitsu Quantum Devices Limited Transmission line and device including the same
JP2005108891A (ja) * 2003-09-26 2005-04-21 Kyocera Corp 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2005123894A (ja) * 2003-10-16 2005-05-12 Matsushita Electric Works Ltd 高周波用マルチチップモジュール基板
JP4700681B2 (ja) * 2004-03-09 2011-06-15 インフィネオン テクノロジーズ アクチエンゲゼルシャフト Ｓｉ回路ダイ、Ｓｉ回路ダイを製作する方法およびＳｉ回路ダイをヒートシンクに取り付ける方法並びに回路パッケージと電力モジュール
JP2007528601A (ja) * 2004-03-09 2007-10-11 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 信頼性が高く、費用効果があり、熱的に強いＡｕＳｎダイ取付け技術
JP2007287916A (ja) * 2006-04-17 2007-11-01 Fujitsu Ltd 電子部品パッケージ
JP4653005B2 (ja) * 2006-04-17 2011-03-16 富士通株式会社 電子部品パッケージ
JP2008141406A (ja) * 2006-11-30 2008-06-19 Kyocera Corp 実装用基板、送信器、受信器、送受信器およびレーダ装置
JP4745943B2 (ja) * 2006-11-30 2011-08-10 京セラ株式会社 電子回路、送信器、受信器、送受信器
JP2010028800A (ja) * 2008-06-19 2010-02-04 Kyocera Corp 構造体，接続端子，パッケージ、並びに電子装置
WO2010074232A1 (ja) * 2008-12-26 2010-07-01 パナソニック電工株式会社 配線構造およびこれを有するマイクロリレー
WO2010110315A1 (ja) * 2009-03-24 2010-09-30 パナソニック電工株式会社 伝送線路
CN102884619A (zh) * 2010-07-30 2013-01-16 京瓷株式会社 电子部件收纳用部件、电子模块及电子装置
WO2012015040A1 (ja) 2010-07-30 2012-02-02 京セラ株式会社 電子部品収納用部品、電子モジュールおよび電子装置
US9078347B2 (en) 2010-07-30 2015-07-07 Kyocera Corporation Electronic component housing unit, electronic module, and electronic device
USRE46932E1 (en) 2010-08-30 2018-07-03 Fujitsu Optical Components Limited Optical modulator module
US8712195B2 (en) 2010-08-30 2014-04-29 Fujitsu Optical Components Limited Optical modulator module
JP2012048121A (ja) * 2010-08-30 2012-03-08 Fujitsu Optical Components Ltd 光変調器モジュール
WO2012165434A1 (ja) 2011-05-31 2012-12-06 京セラ株式会社 素子収納用パッケージ、半導体装置用部品および半導体装置
US9491873B2 (en) 2011-05-31 2016-11-08 Kyocera Corporation Element housing package, component for semiconductor device, and semiconductor device
JP2016109941A (ja) * 2014-12-08 2016-06-20 富士通オプティカルコンポーネンツ株式会社 光モジュール
JP2021510968A (ja) * 2018-01-23 2021-04-30 東友ファインケム株式会社Ｄｏｎｇｗｏｏ Ｆｉｎｅ−Ｃｈｅｍ Ｃｏ．， Ｌｔｄ． フィルムアンテナ−回路接続構造体及びそれを含むディスプレイ装置
US11557830B2 (en) 2018-01-23 2023-01-17 Dongwoo Fine-Chem Co., Ltd. Film antenna-circuit connection structure and display device including the same
WO2023119706A1 (ja) * 2021-12-21 2023-06-29 株式会社フジクラ 伝送線路

Also Published As

Publication number Publication date
JP2605502B2 (ja) 1997-04-30

Similar Documents

Publication Publication Date Title
JPH04336702A (ja) パッケージ
US5717231A (en) Antenna having elements with improved thermal impedance
US5424693A (en) Surface mountable microwave IC package
US5138436A (en) Interconnect package having means for waveguide transmission of rf signals
JP3267409B2 (ja) 半導体集積回路装置
JPS61239650A (ja) 高速集積回路パツケ−ジ
US4672151A (en) Package for a microwave semiconductor device
US6535090B1 (en) Compact high-frequency circuit device
JP3357435B2 (ja) 半導体集積回路装置
US6507110B1 (en) Microwave device and method for making same
US6712284B2 (en) High frequency semiconductor device
US4996588A (en) Device for interconnection and protection of a bare microwave component chip
US20110084406A1 (en) Device and interconnect in flip chip architecture
US6094114A (en) Slotline-to-slotline mounted flip chip
JP3409767B2 (ja) 高周波回路基板
US7105924B2 (en) Integrated circuit housing
JPH09148524A (ja) 高周波回路装置
JPH01125959A (ja) 高周波用パッケージ
JPH01143502A (ja) マイクロ波集積回路
JPH0423827B2 (ja)
JP3673435B2 (ja) 半導体素子収納用パッケージ
JPH06112344A (ja) 集積回路モジュール
JPH0427170Y2 (ja)
JPH09102519A (ja) 半導体集積回路装置
JPH03139895A (ja) 高速電子部品用基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080213

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees