JPS63219142A - 電子部品用パツケ−ジ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は高周波用電界効果トランジスタ等の半導体素子
などを収容する電子部品用パッケージに関する。

［従来の技術］ 従来より、低雑音増幅器に用いる高周波用電界効果トラ
ンジスタ等の半導体素子などを収容するパッケージとし
て第８図および第９図に示すものがある。以下、このパ
ッケージｌを説明する。図中において、２は方形のセラ
ミック板３上面に、中央にキャビティ４を構成する円形
状の透孔５を穿設した方形のセラミック板６を積層して
なる絶縁体である。この絶縁体２の上部のセラミック板
６上面の透孔５の周囲全体に、封止キャップ（図示せず
。）を封着するその周縁がセラミック板６内外の周縁に
達するシール層８を備える。また、上記絶縁体の下部の
セラミック板３の」二面に、半導体素子（図示せず。）
等を取着するボンディング層を兼ねたその外端が上部の
セラミック板６の下面をくぐり抜けてセラミック板３周
縁に達する１字状のボンディング用回路パターン１０を
備える。さらに、下部のセラミック板３の上面に、内端
が半導体素子等の各回路パターンとワイヤで接続する部
位を形成し、外端が−Ｌ部のセラミック板６の下面をく
ぐり抜けてセラミック板３周縁に達する帯状の各入出力
用回路パターンＩｌａ、１１ｂを備える。また、」１記
の各回路パターン１０゜１１　ａ　、　、、、］”’　
Ｉ　ｂの直下に位置する下部のセラミック板３の下面に
、ソースリード１３を接続するその外端がセラミック板
３周縁に達する１字状の接地用回路パターン１６と、ド
レインリード１４とゲートリード１５を接続するその外
端がセラミック板３周縁に達する帯状の各入出力用回路
パターン１７．１８をそれぞれ備える。そして、下部の
セラミック板３」二面の１字状のボンディング周回路パ
ターンＩＯ外端が露出した絶縁体２の前後の側面に、上
下方向に、上部のセラミック板６」二面のシール層８周
縁と下部のセラミック板３上面の１字状のボンディング
周回路パターンＩＯ外端と該回路パターン直下の下部の
セラミック板３下面の１字状の接地用回路パターン１６
外端とを電気的に導通ずる帯状のメタライズ層等の各導
体層１つを備える。また、下部のセラミック板３の上面
の帯状の各入出力用回路パターンＩｌａ、ｌｌｂ外端か
露出した絶縁体２の左右の側面に、」−下方向に、下部
のセラミック板３上面の帯状の入出力用回路パターンＩ
ｌａ外端と該回路パターン１１ａ直下の下部のセラミッ
ク板３下面の帯状の入出力用回路パターン１７外端、お
よび下部のセラミック板３上面の帯状の入出力用回路パ
ターンＩｌｂ外端と該回路パターンＩｌｂ直下の下部の
セラミック板３の下面の帯状の入出力用回路パターン１
８外端とを導通ずる帯状のメタライズ層等の各導体層２
０を備える。さらに、下部のセラミック板３下面の接地
用回路パターン１６および各入出力用回路パターン１７
．１８の−４−面に沿って、セラミック板３外方に向け
てリード１２のソースリード１３、ドレインリード１４
およびゲートリード１５をそれぞれろう付は接続する。

第８図および第９図に示したパッケージｌは以−にの構
成からなり、その製造に際しては、例えば、その表面に
導体ペースト等からなる各回路パターン１０．Ｉｌａ。

１１ｂ、１６，１７．１８を形成した未焼成のセラミッ
クグリーンシートと、同じく導体ペースト等からなるシ
ール層８を形成した未焼成のセラミックグリーンシート
とを積層して、その側面に導体ペースト等からなる各導
体層１９．２０を形成してなるパッケージ部材を一体に
焼成した後、該パッケージ部材に必要なめっき処理等を
施すと共に、該パッケージ部材の各回路パターン＋６．
１７゜１８端部に各−ド１２を銀ろうなどによりろう付
けして製造する。

次に、その使用例を説明する。絶縁体２の」一部のセラ
ミック板６中央のキャビティ４を構成する透孔５内に半
導体素子等を収容し、該透孔５内に露出した下部のセラ
ミック板３上面の１字状のボンディング角回路パターン
ｌＯ上面に半導体素子（図示せず。）等を取着する。そ
して、半導体素子等の各回路パターンと透孔５内に露出
した下部のセラミック板３の上面の各回路パターン１０
゜１１ａ、Ｉｌｂとをワイヤでそれぞれ接続する。

次に、透孔５上面を平板状の封止キャップ（図示せず。

）で覆い、該キャップ周囲を金一部材等を用いて透孔５
周囲のシール層８に封着する。そして、各リード１２に
入出力用の信号を流せば、該信号が、各リード１２をろ
う付けした下部のセラミック板３下面の各回路パターン
１６．１７．１８、該各回路パターンに導通ずる絶縁体
２側面の帯状のメタライズ層等の各導体層１９，２０、
該各導体層に導通する下部のセラミック板３上面の各回
路パターン１０．Ｉｌａ、Ｉｌｂおよび上部のセラミッ
ク板６」二面のシール層８に流れて、該信号が下部のセ
ラミック板３上面の各回路パターン１０．Ｉｌａ、Ｉｌ
ｂにワイヤで接続した透孔５内に収容した半導体素子等
の各回路パターンへと伝わり、該信号で半導体素子等を
作動させることができる。

［発明が解決しようとする問題点］ ところで、上述の高周波用電界効果トランジス夕等の半
導体素子などを収容するパッケージ１は、その外径寸法
が１．８ｍｍＸ　１．８ｍｍＸＯ１６ｍｍ等と極めて小
形なものが多い。従って、該パ、ソケージを構成する絶
縁体２の側面に、絶縁体２の上面やその内部に形成した
シール層８や各回路パターン１０．Ｉｌａ、Ｉｌｂと絶
縁体２の下面に形成した各回路パターン１６，１７．１
８との間を導通ずるメタライズ層等の各導体層１９．２
０を形成する作業は困難を極め、該パッケージ１の製造
の容易化を図ろうとする場合のネックとなっていた。

本発明は、かかる問題点を解決するだめのもので、その
目的は、絶縁体２の側面に、絶縁体２の上面やその内部
に備えた各回路パターン１０．ＩＩａ、Ｉｌｂと絶縁体
２の下面に備えた各回路パターン１６，１７．１８との
間を導通ずるメタライズ層等の各導体層１９．２０を備
える必要のない、高周波用電界効果トランジスタ等の半
導体素子などを収容する電子部品用パッケージを提供す
ることにある。

［問題点を解決するための手段］ 上記目的を達成するために、本発明の電子部品用パッケ
ージ２１は、第１図ないし第５図にその構成例を示すよ
うに、絶縁体２の上面やその内部に、半導体素子等を取
着するボンディング周回路パターンＩＯ１半導体素子等
の各回路パターンと接続する各入出力用回路パターンｌ
ｌａ、ｌｌｂおよび封止キャップを封着するシール層８
を備え、上記絶縁体２の下面に各入出力用回路パターン
１７．１８および接地用回路パターン１６を備えた電子
部品用パッケージにおいて、該パッケージの上記絶縁体
２中に、導体を充填した複数個のヴィアホール２２を設
けて、上記ボンディング用回路パターン１０とシール層
８と絶縁体２の下面の接地用回路パターン１６とを」−
記絶縁体２中に設けたヴィアホール２２を介して導通す
ると共に、上記半導体素子等の各回路パターンと接続す
る各入出力用回路パターンＩｌａ、Ｉｌｂと絶縁体２の
下面の各入出力用回路パターン１７．１８とを上記絶縁
体中に設けた各ヴィアホール２２を介して一７＝ それぞれ導通したことを特徴とする。

［作用］ 本発明の電子部品用パッケージ２Ｉにおいては、絶縁体
２の下面の各回路パターン１６，１７．１８に接続した
各リード１２に信号を流すと、該信号が、各リード１２
を接続した絶縁体２の下面の各回路パターン１６．＋７
．１８、絶縁体２中に備えた導体を充填した各ヴィアホ
ール２２、絶縁体２の上面やその内部に備えたシール層
８や各回路パターン１０．Ｉｌａ、ｌｌｂ、該各回路パ
ターンとワイヤで接続した、キャビティ４内に収容した
半導体素子等の各回路パターンへと伝わる。

［実施例］ 次に、本発明の実施例につき、図面に従い説明する。第
１図ないし第５図は本発明の電子部品用パッケージの好
適な実施例を示し、第１図は該パッケージの斜視図、第
２図は該パッケージの平面図、第３図は該パッケージの
底面図、第４図は該パッケージの断面図、第５図は封止
キャップを封着した該パッケージの正面図である。図中
において、第８図および第９図に示した従来のパッケー
ジｌと同一部材には、同一符号を付してその説明を省略
する。図中のパッケージ２１では、その下部のセラミッ
ク板３の上下面に備える１字状のボンディング用回路パ
ターンｌＯと接地用回路パターン１６の」１下の帯状の
各回路パターン部分両端部２３゜２４を、上部のセラミ
ック板６下面をくぐり抜けさせてセラミック板３周縁に
達する長さまで伸長する。そして、その伸長した各回路
パターン部分両端部２３．２４直下の下部のセラミック
板３の４隅部内部に垂直に下部のセラミック板３の上下
面に達する導体を充填した各ヴィアホール２２を設けて
、該各ヴィアホール２２を介して下部のセラミック板３
上面の１字状のボンディング用回路パターン１０の４隅
部と同じセラミック板３下面の１字状の接地用回路パタ
ーン１６の４隅部とを導通する。さらに、下部のセラミ
ック板３の上下面の１字状の各回路パターン１０．１６
の上下の帯状の回路パターン間を連結する帯状の回路パ
ターン部分２５．２６の中途部間を、該回路パターン部
分直下のセラミック板３内部に垂直に導体を充填したヴ
ィアホール２２を設けて、該ヴィアホール２２を介して
導通する。また、下部のセラミック板３」−面の各入出
力用回路パターンＩｌａ、Ｉｌｂを短尺に形成して該各
回路パターン１１ａ。

１１ｂとその直下に位置するセラミック板３下面の各入
出力用回路パターン１７．１８との間を、該各回路パタ
ーン直下の下部のセラミック板３内部に垂直に導体を充
填した各ヴィアホール２２を設けて、該各ヴィアホール
２２を介してそれぞれ導通ずる。さらに、上記の下部の
セラミック板３の４隅部内部に設けた各ヴィアホール２
２直上の上部のセラミック板６の４隅部内部に垂直に導
体を充填した各ヴィアホール２２を設けて、該各ヴィア
ホール２２を介して」二部のセラミック板６上面のシー
ル層８と下部のセラミック板３」二面の丁字状のボンデ
ィング用回路パターンｌＯとを導通する。そして、下部
のセラミック板３下面の接地用回路パターンＩ６および
各入出力用回路パターン１７．１８上面に沿って、セラ
ミック板３外方に向けてリード１２のソースリード１３
、ドレインリード１４およびゲートリード１５をそれぞ
れろう付は接続する。第１図ないし第５図に示したパッ
ケージ２１は以上の構成からなり、その製造に際しては
、例えば、表面に導体ペーストからなる回路パターンを
形成すると共に、所定部位にヴィアホールを穿孔してそ
の内部に導体ペーストを充填したセラミックグリーンシ
ートを積層したパッケージ部材を一体に焼成して製造す
る。

次に、その使用例を説明する。絶縁体２の上部のセラミ
ック板６中央のキャビティ４を構成する透孔５内に半導
体素子（図示せず。）等を収容し、該素子等の下面を透
孔５内底部に露出した下部のセラミック板３上面の１字
状のボンディング用回路パターン１０に取着する。そし
て、該素子等の各回路パターンと透孔５内底部に露出し
た下部のセラミック板３上面の各回路パターン１０．Ｉ
ｆａ、ｌｌｂとをワイヤでそれぞれ接続する。次に、第
５図に示したように、透孔上面を平板状の封止キャップ
２７で覆い、該キャップ２７周囲を金−−１１〜 部材等を用いて透孔周囲のシール層８上面に封着する。

そして、絶縁体２下面からその周囲外方に突出したり一
ド１２のソースリード１３、ドレインリード１４、ゲー
トリード１５に信号を流すと、該信号が、各リード１２
をろう付は接続した下部のセラミック板３下面の各回路
パターン１６．Ｉ７．１８、該各回路パターンに導通す
る下部および上部のセラミック板内部の各ヴィアホール
２２、該各ヴィアホールに導通する上部のセラミック板
６上面のシール層８や下部のセラミック板３上面の各回
路パターン１０．ｌｌａ、ｌｌｂ、該各回路パターンと
ワイヤで接続した半導体素子等の各回路パターンへと順
次伝わり、絶縁体２中のキャビティ４を構成する透孔５
内に収容した半導体素子等を該信号で作動させることが
できる。

また、第６図および第７図は本発明のパッケージの他の
好適な実施例を示し、第６図は該パッケージの斜視図、
第７図は該パッケージの使用状態図である。図中のパッ
ケージ３１において、第１図ないし第５図に示した上述
実施例のパッケージ２１と同一部材には、同一符号を付
してその説明を省略する。図中のパッケージ３１におい
ては、絶縁体２を１枚の方形のセラミック板３のみにて
構成する。そして、該セラミック板３の上面に、上述実
施例のパッケージ２１と同様に半導体素子等の下面を取
着するボンディング層を兼ねた１字状のボンディング用
回路パターン１０と、半導体素子等の各回路パターンと
ワイヤで接続する短尺な各入出力用回路パターンｌｌａ
、ｌｌｂを備える。また、セラミック板上面の１字状の
ボンディング用回路パターン１０の上下の帯状の回路パ
ターン部分両端部２３．２４をセラミック板３周縁まで
伸長して、その伸長した各回路パターン部分両端部２３
．２４間をセラミック板上面の前後の周縁内側に沿って
備えた帯状の各ボンディング層２８を介して導通する。

さらに、セラミック板上面に備えた各回路パターン１０
．Ｉｌａ、Ｉｌｂの直下に位置するセラミック板３の下
面に、上述実施例のパッケージ２１の第３図に示したも
のと同様な、ソースリード１３、ドレインリード１４、
ゲートリード１５をろう付は接続する１字状の接地用回
路パターン１６と帯状の各入出力用回路パターン１７．
１８をそれぞれ備える。そして、セラミック板３の」二
面の各回路パターン１０．ＩＩａ、Ｉｌｂとその直下の
セラミック板３下面の各回路パターン＋６．１７．１８
とを、セラミック板３内部に垂直に導体を充填したヴィ
アホール２２を複数個設けて該各ヴィアホールを介して
それぞれ導通する。第６図および第７図に示したパッケ
ージは以上の構成からなり、その製造に際しては、上述
実施例のパッケージ２１と同様に、表面に導体ペースト
からなる回路パターンを形成すると共に、所定部位に穿
孔したヴィアホール内部に導体ペーストを充填したセラ
ミックグリーンシートを焼成して製造する。

次に、その使用例を説明する。まず、セラミック板３上
面の１字状のボンディング用回路パターン１０中央に半
導体素子（図示せず。）等を搭載して、該素子等の下面
を上記回路パターンＩＯ上面に取着する。また、半導体
素子等の各回路パターンとセラミック板３上面の各回路
パターン１０゜１１ａ、ｌｌｂとをワイヤでそれぞれ接
続する。

次に、第７図に示したように、帽子状の封止キャップ３
２を半導体素子等を搭載したセラミック板３上面にかぶ
せて、該キャップ周囲のフランジ部３３を、セラミック
板３周縁内側のセラミック板３上面に沿って備えた１字
状のボンディング用回路パターン１０の上下の帯状の各
回路パターン部分３４上面、および該回路パターン部分
に連続するセラミック板３の前後の周縁内の各ボンディ
ング層２８上面に封着する。そして、セラミック板３下
面の各回路パターン１６，１７．１８にろう付は接続し
た各リード１２に信号を流すと、該信号が、セラミック
板３下面の各回路パターン１６゜１７．１８、該各回路
パターンに導通するセラミック板３内の各ヴィアホール
２２、該各ヴィアホールに導通するセラミック板３上面
の各回路パターン１０．ｌｌａ、Ｉｌｂ、該各回路パタ
ーンとワイヤで接続した半導体素子等の各回路パターン
へと順次伝わり、封止キャップ３２内のセラミック板３
上面に搭載した半導体素子等を該信号で作動させること
ができる。

なお、上述実施例のパッケージ２１．３１において、絶
縁体２は樹脂製プリント回路基板等を用いても良い。ま
た、高周波用半導体素子を収容するパッケージでは、絶
縁体２の表面やその内部に備えたシール層８と回路パタ
ーン１０との間や、各回路パターン１０と１６．１１２
Ｌと１７、およびＩｌｂと１８との間の同電位性を良好
に保つために、絶縁体２の上面やその内部の各回路パタ
ーン８，１０．ｌｌａ、Ｉｌｂと絶縁体２の下面の各回
路パターン１６，１７．１８との間を導通するヴィアホ
ール２２は、絶縁体２中に多数設けるのが良い。

［発明の効果］ 以上説明したように、本発明の電子部品用パッケージに
おいては、絶縁体中に導体を充填したヴィアホールを複
数個設けて、絶縁体の上面やその内部に備えた各回路パ
ターン等と絶縁体の下面に備えた各回路パターンとの間
を、上記各ヴィアホールを介してそれぞれ導通した。従
って、本発明のパッケージでは、従来のパッケージのよ
うに、絶縁体の側面に、絶縁体の上下面やその内部に備
えた各回路パターン間等を導通するメタライズ層等の導
体層を備える必要がない。そのため、本発明のパッケー
ジによれば、その製造に際して、セラミック板等の絶縁
体の上下面にメタライズ層等の各回路パターン等を形成
する際に、同時にセラミック板等の絶縁体中に絶縁体の
上下面やその内部の各回路パターン間等を導通するメタ
ライズ用導体ペースト等の導体を充填した各ヴィアホー
ルを形成することにより、極めて容易に高周波用半導体
素子等を収容するパッケージを製造できる。

また、絶縁体の上下面やその内部に備えた各回路パター
ン間等を、絶縁体中に備えた導体を充填した各ヴィアホ
ールを介してそれぞれ導通した。

そのため、絶縁体の側面に各回路パターン間等を導通す
る各導体層を備えた従来のパッケージのように、絶縁体
の上下面やその内部に備えた各回路パターン間等を導通
する各導体が、パッケージ外部に直接露出して外気で腐
食したり外傷を受けたりすることがない。また加えて、
絶縁体中に備えるヴィアホールの本数やその間隔、およ
びその大きさ等を調整すれば、該パッケージ内に収容す
る高周波用半導体素子等の動作周波数に合わせて、該パ
ッケージの絶縁体の上下面やその内部の各回路パターン
等と絶縁体中の各ヴィアホールとからなる入出力用の各
信号線路の特性インピーダンスを５０オーム等の所定抵
抗値に容易にマツチングさせることが可能となる。

さらに、本発明のパッケージにおいては、ドレインリー
ドやゲートリード等を接続した絶縁体の下面の各回路パ
ターンと絶縁体の上面やその内部の各回路パターンとを
導通する絶縁体中の各ヴィアホール周囲を、ソースリー
ドを接続した絶縁体の下面の各回路パターンと絶縁体の
上面やその内部の各回路パターン等とを導通ずる絶縁体
中の各ヴィアホールが囲む構造とした。従って、該ドレ
インリードやゲートリード等に導通する絶縁体中の各ヴ
イアポールと、その周囲のソースリードに２２・・ヴィ
アホール。

導通ずる絶縁体中の各ヴイアポールとが、擬似同軸構造
をなして、高周波特性に優れたパッケージが得られる。

【図面の簡単な説明】

第１図は本発明の電子部品用パッケージの斜視図、第２
図と第３図と第４図はそれぞれ第１図に示したパッケー
ジの平面図と底面図と断面図、第５図は第１図に示した
パッケージの使用状態正面図、第６図は本発明の他の電
子部品用パッケージの斜視図、第７図は第６図に示した
パッケージの使用状態正面図、第８図は従来の電子部品
用パッケージの斜視図、第９図は第８図に示したパッケ
ージの底面図である。 ２・・絶縁体、　　　　８・・シール層、１０・・ボン
ディング用回路パターン、１１ａ、ｌｌｂ・・入出力用
回路パターン、ｌ　２・・リード、 １６・・接地用回路パターン、 １７．１８・・入出力用回路パターン、２］、３１・・
パッケージ、

Claims (1)

【特許請求の範囲】
1. １、絶縁体の上面やその内部に、半導体素子等を取着す
   るボンディング用回路パターン、半導体素子等の各回路
   パターンと接続する各入出力用回路パターンおよび封止
   キャップを封着するシール層を備え、上記絶縁体の下面
   に各入出力用回路パターンおよび接地用回路パターンを
   備えた電子部品用パッケージにおいて、該パッケージの
   上記絶縁体中に、導体を充填した複数個のヴィアホール
   を設けて、上記ボンディング用回路パターンとシール層
   と絶縁体の下面の接地用回路パターンとを上記絶縁体中
   に設けたヴィアホールを介して導通すると共に、上記半
   導体素子等の各回路パターンと接続する各入出力用回路
   パターンと絶縁体の下面の各入出力用回路パターンとを
   上記絶縁体中に設けた各ヴィアホールを介してそれぞれ
   導通したことを特徴とする電子部品用パッケージ。