JP2646091B2 - 電子部品用基体 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体素子収容用のキャビティ周囲の絶縁
層上面に半導体素子の電極に電気的に接続する複数本の
回路パターンが並べて設けられ、該回路パターンの下方
に絶縁層を挟んでグランド層が備えられたパッケージ、
基板等の電子部品用基体に関する。

［従来の技術］ 従来より、セラミック、樹脂等の絶縁層を積層して形
成されたパッケージ、基板等の電子部品用基体がある。

この電子部品用基体においては、一般に、そのセラミ
ック、樹脂等からなる絶縁層内側に半導体素子収容用の
方形状のキャビティが設けられている。キャビティ周囲
の絶縁層上面には、メタライズ等からなる細帯状の複数
本の回路パターンが、小ピッチで並べて備えられてい
る。そして、その回路パターンの内端近くのワイヤ接続
部に、キャビティ内に収容した半導体素子の電極を、ワ
イヤを介して、電気的に接続できるようにしている。

近時は、半導体装置の高周波化が進んで、上記電子部
品用基体の回路パターンに高周波の電気信号を伝えるこ
とが頻繁に行われている。

ところで、上記電子部品用基体の回路パターンに高周
波の電気信号を伝えた場合には、その電気信号の一部
が、回路パターンのワイヤ接続部に接続されたワイヤに
流れ込まずに、その回路パターンのワイヤ接続部より内
側のキャビティ周縁に向けて延びる回路パターン内端の
無終端スタブに流れ込んでしまう。そして、その電気信
号が、無終端スタブの端部で反射して、反射信号となっ
て、再びワイヤ接続部より外側の回路パターンに混入し
てしまう。そして、その反射信号が、回路パターンを流
れる正規の電気信号に悪影響を与えてしまう。

このような、無終端スタブに流れ込んで該スタブの端
部で反射し、回路パターンに再び混入する反射信号を排
除するには、回路パターン内端の無終端スタブを、グラ
ンドに電気的に接続する終端抵抗を設ければ良いこと
が、知られている。そして、その終端抵抗を通して、無
終端スタブに流れ込んで該スタブの端部で反射する反射
信号を、グランドに流出させて、排除すれば良いこと
が、知られている。

そのため、上記電子部品用基体を、高周波用の半導体
装置に用いる場合には、その回路パターン内端の無終端
スタブとグランドとを電気的に接続する終端抵抗を備え
る必要がある。そして、その回路パターン内端の無終端
スタブに流れ込んで該スタブの端部で反射する反射信号
を、グランドに流出させて、排除する必要がある。

［発明が解決しようとする問題点］ ところで、上述電子部品用基体においては、そのキャ
ビティ周囲の絶縁層上面に複数本の回路パターンが、キ
ャビティ内に収容する半導体素子の電極のピッチに合わ
せて、ごく小ピッチで密集させて並べて備えられてい
る。

そのため、その複数本の回路パターン内端の無終端ス
タブの間が狭く、その無終端スタブの間に露出した絶縁
層上面部分に、一般の帯板状をした大型の終端抵抗を備
えることは、不可能である。

従って、従来は、その回路パターン内端の無終端スタ
ブから離れた電子部品用基体の外側の絶縁層上面部分
に、一般の帯板状をした大型の終端抵抗を備えなければ
ならなかった。そして、その終端抵抗の両端を、該終端
抵抗から離れた回路パターン内端の無終端スタブとグラ
ンドとに長い導体回路を介して電気的に接続するしかな
かった。

そのため、その大型の終端抵抗や導体回路が邪魔をし
て、上記電子部品用基体のコンパクト化、高集積化が図
れなかった。

本発明は、このような課題に鑑みてなされたもので、
回路パターン内端の無終端スタブとグランドとを電気的
に接続する終端抵抗を、無終端スタブ近くの絶縁層部分
にコンパクトに備えて、その高集積化、コンパクト化を
図った電子部品用機体を提供することを目的としてい
る。

［問題点を解決するための手段］ 上記目的を達成するために、本発明の電子部品用基体
は、半導体素子収容用のキャビティ周囲の絶縁層上面に
前記半導体素子の電極を電気的に接続する複数本の回路
パターンが並べて設けられ、該回路パターンの下方に絶
縁層を挟んでグランド層が備えられたパッケージ、基板
等の電子部品用基体において、前記半導体素子の電極と
ワイヤを介して電気的に接続する前記回路パターンのワ
イヤ接続部より内側の無終端スタブとその下方の前記グ
ランド層との間に挟まれた絶縁層部分に、該絶縁層部分
を上下に貫通させて、ヴィアホールを設けて、該ヴィア
ホールに前記無終端スタブとグランド層とを電気的に接
続するレジスタを形成し、該レジスタからなる終端抵抗
を前記絶縁層の厚さ方向に立体的に備えたことを特徴と
している。

［作用］ 本発明の電子部品用基体においては、回路パターンの
ワイヤ接続部より内側の回路パターン内端の無終端スタ
ブと、その下方のグランド層との間に挟まれた絶縁層部
分を有効利用して、その絶縁層部分に、該絶縁層部分を
上下に貫通させて、ヴィアホールを設けている。そし
て、そのヴィアホールに、無終端スタブとグランド層と
を電気的に接続する終端抵抗用のレジスタを形成してい
る。

そのため、その回路パターン内端の無終端スタブとそ
の下方のグランド層との間に挟まれた絶縁層部分であっ
て、回路パターンが一般に形成されない絶縁層部分を有
効利用して、該絶縁層部分にヴィアホールを、回路パタ
ーンに邪魔されずに設けて、該ヴィアホールにレジスタ
を容易かつ自在に形成できる。

それと共に、そのヴィアホールに形成したレジスタの
上下端を、回路パターン内端の無終端スタブと、グラン
ド層とに、長い導体回路を介さずに、直接に電気的に接
続できる。そして、そのヴィアホールに形成したレジス
タからなる終端抵抗であって、回路パターン内端の無終
端スタブとグランドとを電気的に接続する終端抵抗を、
回路パターン内端の無終端スタブとその下方のグランド
層とに挟まれた絶縁層部分の厚さ方向にコンパクトに立
体的に備えることができる。

［実施例］ 次に、本発明の実施例を図面に従い説明する。

第１図は本発明の電子部品基体のセラミックパッケー
ジの好適な実施例を示し、詳しくはその正面断面図であ
る。以下に、このパッケージを説明する。

図のパッケージでは、アルミナ60Wt％、ホウケイ酸ガ
ラス40Wt％等を含む方形枠体状をした低温焼成用の３枚
のグリーンシート5a、5b、5cを順に積層してパッケージ
形成部材を形成している。そして、そのパッケージ形成
部材の内側に、半導体素子収容用の方形状のキャビティ
４を形成している。

中間層グリーンシート5b上面には、回路パターン14形
成用の低温焼成用のAuまたはAg−Pd等の細帯状のメタラ
イズペースト線路６を複数本小ピッチで並べて備えてい
る。

メタライズペースト線路６の下方の下層グリーンシー
ト5a下面には、グランド層９形成用の低温焼成用のAuま
たはAg−Pd等のメタライズペースト層６を広く層状に備
えている。

回路パターン14内端の無終端スタブ14b形成用のメタ
ライズペースト線路６の内端と、その下方のグランド層
９形成用のメタライズペースト層６との間に挟まれた、
中間層グリーンシート5b部分及び下層グリーンシート5a
部分には、該グリーンシート5a、5b部分を上下に連続し
て貫通させて、ヴィアホール８を設けている。

ヴィアホール８には、レジスタ（抵抗体）形成用の低
温焼成用のRuO₂系等のメタライズペースト７であって、
終端抵抗3a形成用のメタライズペースト７を充填してい
る。そして、そのメタライズペースト７の上下端を、回
路パターン14内端の無終端スタブ14b形成用のメタライ
ズペースト線路６の内端と、下端グリーンシート5a下面
のグランド層９形成用のメタライズペースト層６とにそ
れぞれ連ねている。

中間層グリーンシート5b上面に複数本小ピッチで並べ
て形成したメタライズペースト線路６の中途部は、上層
グリーンシート5cで覆っている。

上層グリーンシート5c上面には、シール層９形成用の
低温焼成用のAuまたはAg−Pd等のメタライズペースト層
６を広く層状に備えている。

次いで、グリーンシート5a、5b、5cを積層してなるパ
ッケージ形成部材を、メタライズペースト線路、メタラ
イズペースト層、メタライズペースト７と共に、約1000
℃の低温で一体焼成して、多層構造のセラミックパッケ
ージ1aを形成している。

それと同時に、グリーンシート5bを焼成してなる中間
絶縁層上面に、メタライズペースト６を焼成してなる細
帯状の回路パターン14を複数本小ピッチで並べて形成し
ている。

それと共に、回路パターン14内端の無終端スタブ14b
とその下方のグランド層９との間に挟まれた中間絶縁層
部分及び下層絶縁層部分に設けたヴィアホール８に、メ
タライズペースト７を焼成してなるレジスタ15であっ
て、その上下端を無終端スタブ14bとグランド層９とに
連ねたレジスタ15を形成している。

そして、無終端スタブ14bとグランド層９とを電気的
に接続するレジスタ15からなる終端抵抗3aを、無終端ス
タブ14bとその下方のグランド層９との間に挟まれた中
間絶縁層部分及び下層絶縁層部分の厚さ方向に連続して
縦長に立体的に備えている。

その後、セラミックパッケージ1a下面のグランド層９
に底板10をろう付け接合して、その底板10でセラミック
パッケージ1a下面を封じている。それと共に、セラミッ
クパッケージ1aのキャビティ４内に露出した底板10上面
に、ステージ11をろう付け接合している。

さらに、セラミックパッケージ1a外側に露出した回路
パターン14外側にリード18端部をろう付け、はんだ付け
等により接続して、リード18をセラミックパッケージ1a
外方に延出している。

第１図に示したセラミックパッケージは、以上のよう
にして構成している。

次に、このパッケージの使用例並びにその作用を説明
する。

第１図に示したように、キャビティ４内のステージ11
上面に半導体素子12を搭載する。そして、半導体素子の
電極13と回路パターン14中途部のワイヤ接続部とを、ワ
イヤ16で電気的に接続する。半導体素子の電極13は、回
路パターン14端部の無終端スタブ14bに連なる回路パタ
ーン14のワイヤ接続部であって、終端抵抗3aの上端が連
なる回路パターン14部分より外側の回路パターン14aの
中途部にワイヤ16で電気的に接続する。

次いで、キャビティ４上方をキャップ17で覆って、キ
ャップ17周囲をセラミックパッケージ1a上面のシール層
９にろう付け接合する。

すると、リード18に電気信号を伝えると、該信号が、
回路パターン14とワイヤ16とを通して、半導体素子の電
極13に伝えられて、キャビティ４内に収容された半導体
素子12が動作する。

その際には、回路パターン14に流れる電気信号のうち
の、ワイヤ接続部より内側のキャビティ４周縁に向けて
延びる回路パターン14内端の無終端スタブ14bに流れる
電気信号であって、該スタブ14bの端部で反射して、該
スタブ14bに連なるワイヤ接続部より外側の回路パター
ン14部分に混入しようとする電気信号が、終端抵抗3aと
グランド層９とを通して、グランドを構成する底板10に
流出して、排除される。そして、無終端スタブ14bの端
部で反射した電気信号が、ワイヤ接続部より外側の回路
パターン14部分に混入するのが防止される。

この第１図に示したセラミックパッケージ1aの回路パ
ターン14内端の無終端スタブ14bとグランドとを構成す
る底板10とを電気的に接続している終端抵抗3aの等価回
路図を示すと、第２図のようになる。

この第１図に示したセラミックパッケージ1aにおいて
は、レジスタ15からなる終端抵抗3aを、回路パターン14
内端の無終端スタブ14bとその下方のグランド層９との
間に挟まれた中間絶縁層部分及び下層絶縁層部分の厚さ
方向に連続して縦長に立体的に備えられている。

そのため、その回路パターン14内端の無終端スタブ14
bと下方のグランド層９との間に挟まれた中間絶縁層部
分及び下層絶縁層部分を有効利用して、回路パターン14
が小ピッチで複数本密集して並ぶキャビティ４周囲の絶
縁層部分に、レジスタ15からなる終端抵抗3aを、中間絶
縁層上面の回路パターン14に邪魔されずに、余裕を持っ
て縦長に立体的に容易かつ的確に備えることができる。

それと共に、そのレジスタ15からなる終端抵抗3aに邪
魔されずに、中間絶縁層上面に、回路パターン14を高密
度に容易かつ自在に形成できる。そして、電子部品用基
体の高集積化、コンパクト化が図れる。

なお、第１図に示したセラミックパッケージ1aにおい
ては、グリーンシート5a、5b、5cに、通常のアルミナ92
Wt％等を含む高温焼成用のグリーンシートを用いたり、
メタライズペースト線路６、メタライズペースト層６、
メタライズペースト７に、約1500℃の高温を加えても溶
融、崩壊しない高温焼成用のメタライズペーストを用い
たりしてもよい。

また、多層構造のセラミックパッケージ1aを形成する
ための絶縁層に、成形済の樹脂等の絶縁層を用いても良
い。そして、その絶縁層に、該層を上下に貫通させて、
ヴィアホールを設けて、該ヴィアホールに、レジスタ形
成用のメタライズペーストを充填した後、その絶縁層を
高温に晒して、前記メタライズペーストを乾燥すること
により、その絶縁層に設けたヴィアホールにメタライズ
からなるレジスタを一体に固着させて形成しても良い。
そして、そのメタライズからなる終端抵抗用のレジスタ
を、セラミックパッケージ1aを構成する絶縁層の厚さ方
向に縦長に立体的に備えても良い。

また、メタライズからなるレジスタを形成したヴィア
ホールは、その断面形状が、円形状でなく、四角形等の
多角形や、楕円形等をしていても良い。

また、本発明は、絶縁層上面に回路パターンを形成し
てなる多層構造の基板や、絶縁層上面に回路パターンを
形成してなる一層構造のパッケージ、基板等の電子部品
用基体にも、利用可能である。

［発明の効果］ 以上説明したように、本発明の電子部品用基体によれ
ば、回路パターン内端の無終端スタブとその下方のグラ
ンド層との間に挟まれた絶縁層部分を有効利用して、そ
の絶縁層部分に、無終端スタブとグランド層とを電気的
に接続する終端抵抗を、回路パターンに邪魔されずに、
縦長に立体的に容易かつ自在に備えることができる。

また、終端抵抗が、回路パターンを一般に形成する絶
縁層上面や絶縁層間の横方向に沿って平面的に層状に広
い面積を有するのを防ぐことができる。そして、その絶
縁層上面や絶縁層間の横方向に沿って、回路パターン
を、終端抵抗に邪魔されずに、高密度に容易かつ自在に
形成できる。そして、電子部品用基体の高集積化、コン
パクト化が図れる。

【図面の簡単な説明】

第１図は本発明のセラミックパッケージの正面断面図、
第２図は第１図のセラミックパッケージに備えたレジス
タの等価回路図である。 １……電子部品用基体、1a……セラミックパッケージ、
3a……終端抵抗、 5a、5b、5c……グリーンシート、 ６……メタライズペースト線路またはメタライズペース
ト層、 ７……メタライズペースト、９……グランド層またはシ
ール層、 14……回路パターン、15……レジスタ。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】半導体素子収容用のキャビティ周囲の絶縁
   層上面に前記半導体素子の電極を電気的に接続する複数
   本の回路パターンが並べて設けられ、該回路パターンの
   下方に絶縁層を挟んでグランド層が備えられたパッケー
   ジ、基板等の電子部品用基体において、前記半導体素子
   の電極とワイヤを介して電気的に接続する前記回路パタ
   ーンのワイヤ接続部より内側の無終端スタブとその下方
   の前記グランド層との間に挟まれた絶縁層部分に、該絶
   縁層部分を上下に貫通させて、ヴィアホールを設けて、
   該ヴィアホールに前記無終端スタブとグランド層とを電
   気的に接続するレジスタを形成し、該レジスタからなる
   終端抵抗を前記絶縁層の厚さ方向に立体的に備えたこと
   を特徴とする電子部品用基体。