JPS63261859A - 高周波素子用パツケ−ジ - Google Patents
高周波素子用パツケ−ジInfo
- Publication number
- JPS63261859A JPS63261859A JP9719687A JP9719687A JPS63261859A JP S63261859 A JPS63261859 A JP S63261859A JP 9719687 A JP9719687 A JP 9719687A JP 9719687 A JP9719687 A JP 9719687A JP S63261859 A JPS63261859 A JP S63261859A
- Authority
- JP
- Japan
- Prior art keywords
- package
- substrate
- frame
- signal lines
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000012212 insulator Substances 0.000 claims abstract description 23
- 239000000919 ceramic Substances 0.000 abstract description 23
- 239000002184 metal Substances 0.000 abstract description 17
- 239000004065 semiconductor Substances 0.000 abstract description 13
- 239000003989 dielectric material Substances 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 description 11
- 238000010030 laminating Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000003475 lamination Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000005219 brazing Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
本発明は、3 G Hz〜50GHzの超高周波数や高
周波数で作動させる半導体素子等の高周波用素子を収容
する高周波素子用パッケージに関する。
周波数で作動させる半導体素子等の高周波用素子を収容
する高周波素子用パッケージに関する。
[従来の技術]
丘時、情報処理装置の高性能高速化に伴い、これを構成
する半導体素子等の素子の高周波化が一段と進み、該素
子を収容する高周波特性に優れたパッケージの需要が高
まりつつある。
する半導体素子等の素子の高周波化が一段と進み、該素
子を収容する高周波特性に優れたパッケージの需要が高
まりつつある。
この高周波用の素子を収容するパッケージとして、従来
、例えば実開昭61−86944号公報記載のものがあ
る。このパッケージは、金属基体上に切欠部を設けて、
該切欠部内部にメタライズ屑からなる信号線路を備えた
セラミックの入出力端子取着部材を嵌着してなる。この
パッケージでは、その入出力端子取着部材を嵌着した切
欠部周囲の接地層に導通する金属基体が、セラミックの
入出力端子取着部材に備えた信号線路周囲を囲む同軸構
造をしていて、金属基体からなるメタルウオールが入出
力端子取着部材中の信号線路を流れる信号が信号線路外
部に漏洩等するのを防止する。
、例えば実開昭61−86944号公報記載のものがあ
る。このパッケージは、金属基体上に切欠部を設けて、
該切欠部内部にメタライズ屑からなる信号線路を備えた
セラミックの入出力端子取着部材を嵌着してなる。この
パッケージでは、その入出力端子取着部材を嵌着した切
欠部周囲の接地層に導通する金属基体が、セラミックの
入出力端子取着部材に備えた信号線路周囲を囲む同軸構
造をしていて、金属基体からなるメタルウオールが入出
力端子取着部材中の信号線路を流れる信号が信号線路外
部に漏洩等するのを防止する。
[発明が解決しようとする問題点]
しかしながら、上述のパッケージにおいては、その製造
に際して、金属基体上に入出力端子取着部材嵌着用の切
欠部を削成するのに困難を極め、上述構造のパッケージ
では、近時の半導体素子の高密度実装化と入出力端子の
多端子化に対応不可能となった。また、上述のパッケー
ジでは、人出力端子取着部材周壁と切欠部内側面との間
を、予め入出力端子取着部材周壁に形成したメタライズ
層を介してろう付は等しなければならず、その製造に多
大な手数と時間を要した。
に際して、金属基体上に入出力端子取着部材嵌着用の切
欠部を削成するのに困難を極め、上述構造のパッケージ
では、近時の半導体素子の高密度実装化と入出力端子の
多端子化に対応不可能となった。また、上述のパッケー
ジでは、人出力端子取着部材周壁と切欠部内側面との間
を、予め入出力端子取着部材周壁に形成したメタライズ
層を介してろう付は等しなければならず、その製造に多
大な手数と時間を要した。
本発明は、かかる問題点を解決するためのもので、その
目的は、高周波用の半導体素子等の素子の高密度実装化
と入出力端子の多端子化に対応可能で、しかも製造容易
な、超高周波用や高周波用の半導体素子等の素子を収容
する高周波素子用パッケージを提供することにある。
目的は、高周波用の半導体素子等の素子の高密度実装化
と入出力端子の多端子化に対応可能で、しかも製造容易
な、超高周波用や高周波用の半導体素子等の素子を収容
する高周波素子用パッケージを提供することにある。
し問題点を解決するための手段]
上記目的を達成するために、本発明の高周波素子用パッ
ケージは、第1図および第2図にその構成例を示すよう
に、高周波素子を取り付ける基板8と、前記高周波素子
を取り囲む枠体12とを有する高周波素子用パッケージ
2において、前記基板8や前記枠体12を構成するセラ
ミック等の絶縁体3の内部またはその表面に、前記基板
8に備えた信号線路1と平行かまたはほぼ平行に接地層
5に導通する擬似メタルウオール6を構成する導体層7
を備えたことを特徴とする。
ケージは、第1図および第2図にその構成例を示すよう
に、高周波素子を取り付ける基板8と、前記高周波素子
を取り囲む枠体12とを有する高周波素子用パッケージ
2において、前記基板8や前記枠体12を構成するセラ
ミック等の絶縁体3の内部またはその表面に、前記基板
8に備えた信号線路1と平行かまたはほぼ平行に接地層
5に導通する擬似メタルウオール6を構成する導体層7
を備えたことを特徴とする。
[作用]
本発明の高周波素子用パッケージ2においては、信号線
路1周囲のパッケージ2を構成する誘電体材料であるセ
ラミック等の絶縁体3からなる基板8や枠体I2の内部
またはその表面に、信号線路Iと平行かまたはほぼ平行
に備えた接地層5に導通ずる擬似メタルウオール6を構
成する導体層7が、信号線路lを流れる信号が基板8や
枠体12を構成するセラミック等の絶縁体3を介し、あ
るいは空中を介してその外部に漏れたり、その隣合う他
の信号線路1に混入したりするのを的確に防止する。
路1周囲のパッケージ2を構成する誘電体材料であるセ
ラミック等の絶縁体3からなる基板8や枠体I2の内部
またはその表面に、信号線路Iと平行かまたはほぼ平行
に備えた接地層5に導通ずる擬似メタルウオール6を構
成する導体層7が、信号線路lを流れる信号が基板8や
枠体12を構成するセラミック等の絶縁体3を介し、あ
るいは空中を介してその外部に漏れたり、その隣合う他
の信号線路1に混入したりするのを的確に防止する。
[実施例]
次に、本発明の実施例につき、図面に従い説明する。第
1図および第2図は、本発明の高周波素子用パッケージ
の好適な実施例を示し、第1図は該パッケージの斜視図
、第2図は該パッケージの信号線路部分の横断面図であ
る。図中において8は、絶縁体3である2枚の方形のセ
ラミックの板8a、8bを積層してなる半導体素子等の
素子を取り付ける基板である。この基板8の上部の板8
aの表面中央に、半導体素子等の素子を埋没させる埋没
孔I5を透設する。そして、上記埋没孔15周囲の上部
の板8aのと面に、その外端が板81周縁に達する帯状
メタライズ層からなる導体層7と、同じくその外端が板
8+lL周縁に達する帯状メタライズ層からなる信号線
路1とを交互に所定間隔ずつあけてその隣合う各導体層
7と各信号線路lとが平行かまたはほぼ平行となるよう
に放射状に複数本備える。また、基板8の上記埋没孔1
5内部に露呈する下部の板8bの上面中央に、半導体等
の素子を取着するボンディング層9を備える。さらに、
下部の板8bの上面周囲に、上部の板8aの下面をくぐ
り抜けてその外端が板8b周縁に達する帯状メタライズ
層からなる導体層7を、L記の上部の板8aの上面に備
えた各信号線路1と平行かまたはほぼ平行に、かつ、上
部の板8a’の上面に備えた各導体層7の直下に配置さ
せて、所定間隔ずつあけて放射状に複数本備える。また
、基板8の下面全体に、その周縁が基板8周縁に達する
接地層5を備える。さらに、2枚のほぼ方形枠状をした
絶縁体3であるセラミックの枠板12a、12bを積層
してなる半導体素子等の素子を取り囲む枠体12を設け
て、該枠体12を上記の基板8の上面に積層し、基板8
の上面周囲に放射状に備えた各信号線路lと各導体層7
の中途部を枠体12で覆う。そして、枠体I2の内側に
半導体素子等の素子を収容するキャビティlOを形成す
る。また、上記の枠体12の下部の枠板12bの上面周
囲に、上部の枠板12aの下面をくぐり抜けて枠板12
bの内外の周縁に達する帯状メタライズ層からなる導体
層7を、基板8の上面に備えた各信号線路lと平行かま
たはほぼ平行に、かつ、基板8の上面に備えた各導体層
7の直上に配置させて、所定間隔ずつあけて複数本放射
状に備える。また、枠体I2の上面に、封止キャップ(
図示せず。)を被着するその周縁が枠体12の内外の周
縁に達する接地層5を兼ねたメタライズ層13を備える
。さらに、基板8の周囲側面に、上部の板8aの上面に
備えた各導体層7外端とその直下の下部の板8bの上面
に備えた各導体層7外端と基板8下面の接地層5周縁と
の間を電気的に導通する帯状のメタライズ層13を所定
間隔ずつあけて複数本備える。また、枠体12の内外の
周囲側面に、枠体12の上面の接地層5の内外の周縁と
下部の枠板12bの上面に備えた内外の各導体層7外端
とその直下の基板8の上部の板8aの上面に備えた各導
体層7表面との間を電気的に導通する帯状のメタライズ
層13をそれぞれ所定間隔ずつあけて複数本備える。さ
らに、基板8と枠体12を積層してなるパッケージ2外
側周囲の4隅の各側面14に、該各側面14に露出した
基板8や枠体12の内部またはその表面に備えた各導体
層7外端と接地層5周縁との間を電気的に導通する幅広
な帯状のメタライズ層13をそれぞれ備える。また、方
形枠状の枠体12外側周囲の基板8の上面に露出した各
信号線路l端部に入出力用端子16をそれぞれろう付け
する。第1図および第2図のパッケージ2は以上の構成
からなり、その製造に際しては、例えば、表面に信号線
路1、導体層7および接地層5等を形成する導体ペース
トを塗布した板8a、8bおよび枠板12a、12b用
の各セラミックグリーンシートを積層して形成したパッ
ケージ部材を一体に焼成して製造する。
1図および第2図は、本発明の高周波素子用パッケージ
の好適な実施例を示し、第1図は該パッケージの斜視図
、第2図は該パッケージの信号線路部分の横断面図であ
る。図中において8は、絶縁体3である2枚の方形のセ
ラミックの板8a、8bを積層してなる半導体素子等の
素子を取り付ける基板である。この基板8の上部の板8
aの表面中央に、半導体素子等の素子を埋没させる埋没
孔I5を透設する。そして、上記埋没孔15周囲の上部
の板8aのと面に、その外端が板81周縁に達する帯状
メタライズ層からなる導体層7と、同じくその外端が板
8+lL周縁に達する帯状メタライズ層からなる信号線
路1とを交互に所定間隔ずつあけてその隣合う各導体層
7と各信号線路lとが平行かまたはほぼ平行となるよう
に放射状に複数本備える。また、基板8の上記埋没孔1
5内部に露呈する下部の板8bの上面中央に、半導体等
の素子を取着するボンディング層9を備える。さらに、
下部の板8bの上面周囲に、上部の板8aの下面をくぐ
り抜けてその外端が板8b周縁に達する帯状メタライズ
層からなる導体層7を、L記の上部の板8aの上面に備
えた各信号線路1と平行かまたはほぼ平行に、かつ、上
部の板8a’の上面に備えた各導体層7の直下に配置さ
せて、所定間隔ずつあけて放射状に複数本備える。また
、基板8の下面全体に、その周縁が基板8周縁に達する
接地層5を備える。さらに、2枚のほぼ方形枠状をした
絶縁体3であるセラミックの枠板12a、12bを積層
してなる半導体素子等の素子を取り囲む枠体12を設け
て、該枠体12を上記の基板8の上面に積層し、基板8
の上面周囲に放射状に備えた各信号線路lと各導体層7
の中途部を枠体12で覆う。そして、枠体I2の内側に
半導体素子等の素子を収容するキャビティlOを形成す
る。また、上記の枠体12の下部の枠板12bの上面周
囲に、上部の枠板12aの下面をくぐり抜けて枠板12
bの内外の周縁に達する帯状メタライズ層からなる導体
層7を、基板8の上面に備えた各信号線路lと平行かま
たはほぼ平行に、かつ、基板8の上面に備えた各導体層
7の直上に配置させて、所定間隔ずつあけて複数本放射
状に備える。また、枠体I2の上面に、封止キャップ(
図示せず。)を被着するその周縁が枠体12の内外の周
縁に達する接地層5を兼ねたメタライズ層13を備える
。さらに、基板8の周囲側面に、上部の板8aの上面に
備えた各導体層7外端とその直下の下部の板8bの上面
に備えた各導体層7外端と基板8下面の接地層5周縁と
の間を電気的に導通する帯状のメタライズ層13を所定
間隔ずつあけて複数本備える。また、枠体12の内外の
周囲側面に、枠体12の上面の接地層5の内外の周縁と
下部の枠板12bの上面に備えた内外の各導体層7外端
とその直下の基板8の上部の板8aの上面に備えた各導
体層7表面との間を電気的に導通する帯状のメタライズ
層13をそれぞれ所定間隔ずつあけて複数本備える。さ
らに、基板8と枠体12を積層してなるパッケージ2外
側周囲の4隅の各側面14に、該各側面14に露出した
基板8や枠体12の内部またはその表面に備えた各導体
層7外端と接地層5周縁との間を電気的に導通する幅広
な帯状のメタライズ層13をそれぞれ備える。また、方
形枠状の枠体12外側周囲の基板8の上面に露出した各
信号線路l端部に入出力用端子16をそれぞれろう付け
する。第1図および第2図のパッケージ2は以上の構成
からなり、その製造に際しては、例えば、表面に信号線
路1、導体層7および接地層5等を形成する導体ペース
トを塗布した板8a、8bおよび枠板12a、12b用
の各セラミックグリーンシートを積層して形成したパッ
ケージ部材を一体に焼成して製造する。
また、導体層7を接地層5等に電気的に導通するメタラ
イズ層13は、板8a、8bおよび枠板12a、12b
用の各セラミックグリーンシートを積層して形成したパ
ッケージ部材の内外の周囲側面にメタライズ層13用の
導体ペーストをスクリーン印刷等により塗布した後、該
パッケージ部材を一体に焼成してパッケージ2の内外の
周囲側面に備えるか、または、板8a、8bおよび枠板
12a、12b用のセラミックグリーンシートに、内周
面に導体ペーストを塗布したスルーホールを形成してお
き、セラミックグリーン、シートを板8a、8bおよび
枠板12a、12b用に裁断する際に、上記スルーホー
ルを跨いでセラミックグリーンシートを裁断して、板8
a、8bおよび枠板12a、12b用の各セラミックグ
リーンシートの内外の周囲側面に、その内周面に導体ペ
ーストを塗布した断面半円状の切り欠き13aを備え、
該切り欠き1.3aを備えた板8a、8bおよび枠板1
2a、12b用の各セラミックグリーンシートを積層し
て形成したパッケージ部材を一体に焼成して、パッケー
ジ2の内外の周囲側面に帯状のメタライズ層13を備え
るようにする。
イズ層13は、板8a、8bおよび枠板12a、12b
用の各セラミックグリーンシートを積層して形成したパ
ッケージ部材の内外の周囲側面にメタライズ層13用の
導体ペーストをスクリーン印刷等により塗布した後、該
パッケージ部材を一体に焼成してパッケージ2の内外の
周囲側面に備えるか、または、板8a、8bおよび枠板
12a、12b用のセラミックグリーンシートに、内周
面に導体ペーストを塗布したスルーホールを形成してお
き、セラミックグリーン、シートを板8a、8bおよび
枠板12a、12b用に裁断する際に、上記スルーホー
ルを跨いでセラミックグリーンシートを裁断して、板8
a、8bおよび枠板12a、12b用の各セラミックグ
リーンシートの内外の周囲側面に、その内周面に導体ペ
ーストを塗布した断面半円状の切り欠き13aを備え、
該切り欠き1.3aを備えた板8a、8bおよび枠板1
2a、12b用の各セラミックグリーンシートを積層し
て形成したパッケージ部材を一体に焼成して、パッケー
ジ2の内外の周囲側面に帯状のメタライズ層13を備え
るようにする。
次に、その使用例を説明する。キャビティ10内部に半
導体素子等の素子(図示せず。)を収容して、その底部
の埋没孔15内部に露呈する基板8中のボンディング層
9表面に素子裏面を取着する。そして、素子中の各接続
パターンと枠体12内側のキャビティ10内周囲に露出
した基板8の上面の各信号線路1との間をワイヤで接続
する。
導体素子等の素子(図示せず。)を収容して、その底部
の埋没孔15内部に露呈する基板8中のボンディング層
9表面に素子裏面を取着する。そして、素子中の各接続
パターンと枠体12内側のキャビティ10内周囲に露出
した基板8の上面の各信号線路1との間をワイヤで接続
する。
次に、枠体12上面とキャビティ10上面とに亙って封
止キャップ(図示せず。)をかぶせて、該キャップ周囲
を金一部材等を用いて枠体12上面のメタライズ層13
に被着する。そして、枠体12外側の基板8の上面に露
出した各信号線路l端部にろう付けした各入出力用端子
16に信号を流せば、該各端子16を接続した基板8の
上面の各信号線路lに信号が流れて、各信号線路1にワ
イヤで接続したキャビティlO内に封入した半導体素子
等の素子に該信号が伝わる。そして、その際に、該パッ
ケージ2の各信号線路■周囲の誘電体材料であるセラミ
ックの絶縁体3の基板8や枠体12の内部やその表面に
各信号線路lと平行かまたはほぼ平行に備えた擬似メタ
ルウオール6を構成する接地層5に導通する各導体層7
が、各信号線路lを流れる信号が基板8や枠体12を構
成するセラミックの絶縁体3を介し、あるいは空中を介
してその外部に漏れたり、その隣合う他の各信号線路1
に混入したりするのを的確に防止する。
止キャップ(図示せず。)をかぶせて、該キャップ周囲
を金一部材等を用いて枠体12上面のメタライズ層13
に被着する。そして、枠体12外側の基板8の上面に露
出した各信号線路l端部にろう付けした各入出力用端子
16に信号を流せば、該各端子16を接続した基板8の
上面の各信号線路lに信号が流れて、各信号線路1にワ
イヤで接続したキャビティlO内に封入した半導体素子
等の素子に該信号が伝わる。そして、その際に、該パッ
ケージ2の各信号線路■周囲の誘電体材料であるセラミ
ックの絶縁体3の基板8や枠体12の内部やその表面に
各信号線路lと平行かまたはほぼ平行に備えた擬似メタ
ルウオール6を構成する接地層5に導通する各導体層7
が、各信号線路lを流れる信号が基板8や枠体12を構
成するセラミックの絶縁体3を介し、あるいは空中を介
してその外部に漏れたり、その隣合う他の各信号線路1
に混入したりするのを的確に防止する。
なお、上述実施例のパッケージ2においては、その各信
号線路1に流す信号の周波数の高低に応じて、各信号線
路1周囲の絶縁体3の基板8や枠体12の内部やその表
面に備える擬似メタルウオール6を構成する各導体層7
と各信号線路lとの間の距離を、パッケージ2を構成す
る絶縁体3である板8a、8bや枠板12a、12bの
厚さを変える等して調整して、各信号線路lを流れる信
号が擬似メタルウオールの各導体層7を越えてその外部
へと漏れ出ぬようにする必要がある。
号線路1に流す信号の周波数の高低に応じて、各信号線
路1周囲の絶縁体3の基板8や枠体12の内部やその表
面に備える擬似メタルウオール6を構成する各導体層7
と各信号線路lとの間の距離を、パッケージ2を構成す
る絶縁体3である板8a、8bや枠板12a、12bの
厚さを変える等して調整して、各信号線路lを流れる信
号が擬似メタルウオールの各導体層7を越えてその外部
へと漏れ出ぬようにする必要がある。
また、各信号線路1周囲のセラミックの絶縁体3である
基板8や枠体12の内部やその表面に備える擬似メタル
ウオール6を構成する接地層5に導通する各導体層7が
長い場合は、第3図に示したように、該各導体層7の中
途部と接地層5との間や各導体層7間の絶縁体3である
基板8や枠体12中に、メタライズ導体を充填したヴイ
アホール17を設けて、該各ヴイアホール17を介して
接地層5と各導体層7中途部との間を電気的に導通し、
各導体層7の全てが接地層5と同一電位を保つようにす
ると良い。さらに、各導体層7と接地層5との同電位性
を的確に保つためには、各信号線路1周囲の絶縁体3で
ある基板8や枠体■2の内部やその表面に備える各導体
層7の幅やその厚さを、各信号線路lの持つインピーダ
ンスを考慮して、所定の幅と厚さにNiする必要がある
。
基板8や枠体12の内部やその表面に備える擬似メタル
ウオール6を構成する接地層5に導通する各導体層7が
長い場合は、第3図に示したように、該各導体層7の中
途部と接地層5との間や各導体層7間の絶縁体3である
基板8や枠体12中に、メタライズ導体を充填したヴイ
アホール17を設けて、該各ヴイアホール17を介して
接地層5と各導体層7中途部との間を電気的に導通し、
各導体層7の全てが接地層5と同一電位を保つようにす
ると良い。さらに、各導体層7と接地層5との同電位性
を的確に保つためには、各信号線路1周囲の絶縁体3で
ある基板8や枠体■2の内部やその表面に備える各導体
層7の幅やその厚さを、各信号線路lの持つインピーダ
ンスを考慮して、所定の幅と厚さにNiする必要がある
。
さらに、上述実施例のパッケージ2では、基板8や枠体
12をそれぞれ二層に構成したが、これを三層以上の多
層として、パッケージ2中の導体層7の数量を増やすこ
とが好ましいことは言うまでもない。
12をそれぞれ二層に構成したが、これを三層以上の多
層として、パッケージ2中の導体層7の数量を増やすこ
とが好ましいことは言うまでもない。
また、上述実施例に類似する実施例として、第4図に示
したような、各信号線路lをパッケージ2を構成する絶
縁体3である基板8の内部やその表面に上下二段等の多
段に亙って備えると共に、各段の各信号線路1周囲の絶
縁体3である基板8や枠体12の内部やその表面に、接
地層5に導通する複数本の導体層7を各信号線路lと平
行かまたはほぼ平行に備えたパッケージ2が考えられる
。
したような、各信号線路lをパッケージ2を構成する絶
縁体3である基板8の内部やその表面に上下二段等の多
段に亙って備えると共に、各段の各信号線路1周囲の絶
縁体3である基板8や枠体12の内部やその表面に、接
地層5に導通する複数本の導体層7を各信号線路lと平
行かまたはほぼ平行に備えたパッケージ2が考えられる
。
さらに、パッケージ2の基板8や枠体12を構成する絶
縁体3に、ポリイミド樹脂等の樹脂を用いると共に、該
樹脂の内部やその表面に、蒸着や張り合わせ等により信
号線路!や導体層7等を構成する導体パターンを設ける
ようにして、本発明の高周波素子用パッケージ2を形成
しても良い。
縁体3に、ポリイミド樹脂等の樹脂を用いると共に、該
樹脂の内部やその表面に、蒸着や張り合わせ等により信
号線路!や導体層7等を構成する導体パターンを設ける
ようにして、本発明の高周波素子用パッケージ2を形成
しても良い。
次の第1表は、従来の通常の積層法により形成したセラ
ミックパッケージAと、実開昭61−86944号公報
記載のパッケージBと、本発明のパッケージCとにおけ
る隣合う各信号線路1間の絶縁度の比較を示す。
ミックパッケージAと、実開昭61−86944号公報
記載のパッケージBと、本発明のパッケージCとにおけ
る隣合う各信号線路1間の絶縁度の比較を示す。
第 1 表
第1表によれば、従来のパッケージAに比べて、本発明
のパッケージCが、その超高周波等における絶縁度が、
実開昭61−86944号公報記載のパッケージBと同
様に極めて高く、高周波特性に優れたパッケージである
ことが判る。
のパッケージCが、その超高周波等における絶縁度が、
実開昭61−86944号公報記載のパッケージBと同
様に極めて高く、高周波特性に優れたパッケージである
ことが判る。
[発明の効果]
以上説明したように、本発明の高周波素子用パッケージ
においては、信号線路周囲のパッケージを構成するセラ
ミック等の絶縁体である基板や枠体の内部やその表面に
、信号線路と平行かまたはほぼ平行に擬似メタルウオー
ルを構成する接地層に導通する導体層を備えた。従って
、上記の信号線路とその周囲の絶縁体である基板や枠体
の内部やその表面に備えた導体層とが擬似同軸線路を形
成して、信号線路に高周波の信号を流した場合に、上記
の導体層が、信号線路を流れる信号がその外部に漏洩し
たり、その隣合う他の信号線路に混入したりするのを的
確に防止する。そのため、信号線路間でクロストークを
起こすおそれのない、高周波特性に優れた高周波素子用
パッケージを構成できる。
においては、信号線路周囲のパッケージを構成するセラ
ミック等の絶縁体である基板や枠体の内部やその表面に
、信号線路と平行かまたはほぼ平行に擬似メタルウオー
ルを構成する接地層に導通する導体層を備えた。従って
、上記の信号線路とその周囲の絶縁体である基板や枠体
の内部やその表面に備えた導体層とが擬似同軸線路を形
成して、信号線路に高周波の信号を流した場合に、上記
の導体層が、信号線路を流れる信号がその外部に漏洩し
たり、その隣合う他の信号線路に混入したりするのを的
確に防止する。そのため、信号線路間でクロストークを
起こすおそれのない、高周波特性に優れた高周波素子用
パッケージを構成できる。
また、その製造に際して、パッケージを構成する絶縁体
である基板の表面等にメタライズ層等からなる信号線路
を形成する際に、同時に信号線路に隣合わせる等して信
号線路と平行かまたはほぼ平行に絶縁体である基板や枠
体の内部やその表面に擬似メタルウオールを構成するメ
タライズ層等からなる導体層や該導体層を接地層に導通
するメタライズ層等の導体層や導体を充填したヴイアホ
ール等を形成すれば、従来の積層法によるセラミックパ
ッケージとほぼ同様な製造方法により、本発明の高周波
素子用パッケージを極めて容易に製造できる。また加え
て、従来の金属基体の切欠部内部にセラミック等の絶縁
体からなる入出力端子取着部材を嵌着して形成するパッ
ケージに比べて、切欠部の削成工程が不要であると共に
、入出力用の信号線路を増やして多端子化しようとした
場合に、スクリーン印刷等によりセラミック等の絶縁体
である基板や枠体の内部やその表面に極細状に多数の信
号線路や擬似メタルウオールを構成する導体層や該導体
層を接地層に導通するメタライズ層等の導体層や導体を
充填したヴイアホールなどを形成するだけで、当該パッ
ケージの多端子化が極めて容易に行える。
である基板の表面等にメタライズ層等からなる信号線路
を形成する際に、同時に信号線路に隣合わせる等して信
号線路と平行かまたはほぼ平行に絶縁体である基板や枠
体の内部やその表面に擬似メタルウオールを構成するメ
タライズ層等からなる導体層や該導体層を接地層に導通
するメタライズ層等の導体層や導体を充填したヴイアホ
ール等を形成すれば、従来の積層法によるセラミックパ
ッケージとほぼ同様な製造方法により、本発明の高周波
素子用パッケージを極めて容易に製造できる。また加え
て、従来の金属基体の切欠部内部にセラミック等の絶縁
体からなる入出力端子取着部材を嵌着して形成するパッ
ケージに比べて、切欠部の削成工程が不要であると共に
、入出力用の信号線路を増やして多端子化しようとした
場合に、スクリーン印刷等によりセラミック等の絶縁体
である基板や枠体の内部やその表面に極細状に多数の信
号線路や擬似メタルウオールを構成する導体層や該導体
層を接地層に導通するメタライズ層等の導体層や導体を
充填したヴイアホールなどを形成するだけで、当該パッ
ケージの多端子化が極めて容易に行える。
第1図は本発明のパッケージの斜視図、第2図は第1図
のパッケージの信号線路部分の拡大横断面図、第3図は
本発明の他のパッケージの信号線路部分の横断面図、第
4図は本発明の他のパッケージの信号線路部分の横断面
図である。 3・・絶縁体、 7・・導体層、8・・基板、
12・・枠体。
のパッケージの信号線路部分の拡大横断面図、第3図は
本発明の他のパッケージの信号線路部分の横断面図、第
4図は本発明の他のパッケージの信号線路部分の横断面
図である。 3・・絶縁体、 7・・導体層、8・・基板、
12・・枠体。
Claims (1)
- 1、高周波素子を取り付ける基板と、前記高周波素子を
取り囲む枠体とを有する高周波素子用パッケージにおい
て、前記基板や前記枠体を構成する絶縁体の内部または
その表面に、前記基板に備えた信号線路と平行かまたは
ほぼ平行に接地層に導通する導体層を備えたことを特徴
とする高周波素子用パッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62097196A JPH0821642B2 (ja) | 1987-04-20 | 1987-04-20 | 高周波素子用パツケ−ジ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62097196A JPH0821642B2 (ja) | 1987-04-20 | 1987-04-20 | 高周波素子用パツケ−ジ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63261859A true JPS63261859A (ja) | 1988-10-28 |
JPH0821642B2 JPH0821642B2 (ja) | 1996-03-04 |
Family
ID=14185841
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62097196A Expired - Fee Related JPH0821642B2 (ja) | 1987-04-20 | 1987-04-20 | 高周波素子用パツケ−ジ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0821642B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0377450U (ja) * | 1989-11-28 | 1991-08-05 | ||
JPH11312751A (ja) * | 1998-04-27 | 1999-11-09 | Kyocera Corp | 高周波回路用パッケージ |
US6774748B1 (en) | 1999-11-15 | 2004-08-10 | Nec Corporation | RF package with multi-layer substrate having coplanar feed through and connection interface |
JP2014146759A (ja) * | 2013-01-30 | 2014-08-14 | Kyocera Corp | 電子部品収納用パッケージおよびそれを用いた電子装置 |
JP2015142030A (ja) * | 2014-01-29 | 2015-08-03 | 京セラ株式会社 | 電子素子搭載用基板及び電子装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5974758U (ja) * | 1982-11-11 | 1984-05-21 | 三洋電機株式会社 | 配線基板構造 |
JPS62274754A (ja) * | 1986-05-23 | 1987-11-28 | Hitachi Ltd | 集積回路パツケ−ジ |
-
1987
- 1987-04-20 JP JP62097196A patent/JPH0821642B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5974758U (ja) * | 1982-11-11 | 1984-05-21 | 三洋電機株式会社 | 配線基板構造 |
JPS62274754A (ja) * | 1986-05-23 | 1987-11-28 | Hitachi Ltd | 集積回路パツケ−ジ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0377450U (ja) * | 1989-11-28 | 1991-08-05 | ||
JPH11312751A (ja) * | 1998-04-27 | 1999-11-09 | Kyocera Corp | 高周波回路用パッケージ |
US6774748B1 (en) | 1999-11-15 | 2004-08-10 | Nec Corporation | RF package with multi-layer substrate having coplanar feed through and connection interface |
JP2014146759A (ja) * | 2013-01-30 | 2014-08-14 | Kyocera Corp | 電子部品収納用パッケージおよびそれを用いた電子装置 |
JP2015142030A (ja) * | 2014-01-29 | 2015-08-03 | 京セラ株式会社 | 電子素子搭載用基板及び電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH0821642B2 (ja) | 1996-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4881116A (en) | Package for integrated circuit | |
KR100295933B1 (ko) | 비아형성방법및이에의한비아구조체 | |
JPH04256203A (ja) | マイクロ波帯ic用パッケージ | |
US11917750B2 (en) | Shielding structure for system-in-package and electronic device | |
JPH07221512A (ja) | 高周波接続線路 | |
JP3019616B2 (ja) | 積層貫通型コンデンサアレイ | |
US20030123237A1 (en) | Jumper chip component and mounting structure therefor | |
JPH09321501A (ja) | 多層高周波回路基板 | |
JPS63261859A (ja) | 高周波素子用パツケ−ジ | |
US6140698A (en) | Package for microwave and mm-wave integrated circuits | |
JPH0680746B2 (ja) | マイクロ波用チツプキヤリヤ | |
JP2000236045A (ja) | 高周波パッケージ | |
US6884938B2 (en) | Compact circuit module | |
JPS62257759A (ja) | ハイブリツド集積回路高電圧絶縁増幅器用パツケ−ジ及び製造方法 | |
CN211457878U (zh) | 一种封装屏蔽结构及电子设备 | |
JPH0287701A (ja) | 高周波集積回路用パッケージ | |
JPS62189707A (ja) | 積層インダクタ | |
JPH0720919Y2 (ja) | マイクロ波集積回路用パツケ−ジ | |
JP3600729B2 (ja) | 高周波回路用パッケージ | |
JP2810655B2 (ja) | 電子部品用基体 | |
GB2100539A (en) | Frequency converter employing a diode bridge | |
JPH06232608A (ja) | 複合マイクロ波回路モジュール | |
JPS63219142A (ja) | 電子部品用パツケ−ジ | |
JP2613576B2 (ja) | 電子部品用基体の製造方法 | |
JPH03200398A (ja) | 回路基板装置のシールド構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |