JPS62189707A - 積層インダクタ - Google Patents
積層インダクタInfo
- Publication number
- JPS62189707A JPS62189707A JP3146386A JP3146386A JPS62189707A JP S62189707 A JPS62189707 A JP S62189707A JP 3146386 A JP3146386 A JP 3146386A JP 3146386 A JP3146386 A JP 3146386A JP S62189707 A JPS62189707 A JP S62189707A
- Authority
- JP
- Japan
- Prior art keywords
- laminated
- substrate
- multilayer
- spiral shape
- inductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000010408 film Substances 0.000 claims abstract description 4
- 239000010409 thin film Substances 0.000 claims abstract description 4
- 238000004804 winding Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 4
- 238000010276 construction Methods 0.000 abstract 1
- 239000012212 insulator Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、受信機、送信機および通信機器全般に使用す
ることができる積層インダクタに関するものである。
ることができる積層インダクタに関するものである。
従来の技術
近年、電気機器の軽薄短小化が急激に進歩し、各種部品
はチップ化され、さらに積層基板内に組込まれるように
なってきている。
はチップ化され、さらに積層基板内に組込まれるように
なってきている。
以下図面を参照しながら、上述した従来のインダクタの
一例について説明する。
一例について説明する。
第３図は従来のインダクタの構成図を示すものである。
第３図において、１００は絶縁体である。１０１は絶縁
体１００の表面に形成されたうず巻形状の導体である。
体１００の表面に形成されたうず巻形状の導体である。
以上のように、一般的にｖｉ層層板板おいてうず巻形状
のインダクタを形成する場合は、積Ｎ基板表面に対して
水平方向にうず巻形状を形成している。
のインダクタを形成する場合は、積Ｎ基板表面に対して
水平方向にうず巻形状を形成している。
発明が解決しようとする問題点
しかしながら上記のような構成では、積層基板の表面に
水平方向にうず巻形状を形成するので、面積が大きくな
り、大インダクタンスの実現が困難である。また、高密
度実装に不向きであった。
水平方向にうず巻形状を形成するので、面積が大きくな
り、大インダクタンスの実現が困難である。また、高密
度実装に不向きであった。
本発明は上記問題点に鑑み、小さな面積で比較的大きな
インダクタンスをも実現することのできる積層インダク
タを提供するものである。
インダクタンスをも実現することのできる積層インダク
タを提供するものである。
問題点を解決するための手段
上記問題点を開発するために本発明のＭｉ層インダクタ
は、積層基板の表面に対して垂直方向に導体を、うず巻
形状に形成するという構成を備えたものである。
は、積層基板の表面に対して垂直方向に導体を、うず巻
形状に形成するという構成を備えたものである。
作用
本発明は上記しｈ構成によって、積層基板の表面に対し
て垂直方向にうず巻形状を形成するので、面積が小さく
、しかも比較的大インダクタンスも実現することができ
るので、高密度実装に非常に適している。
て垂直方向にうず巻形状を形成するので、面積が小さく
、しかも比較的大インダクタンスも実現することができ
るので、高密度実装に非常に適している。
実施例
以下本発明の一実施例の積層インダクタについて、図面
を参照しながら説明する。
を参照しながら説明する。
第１図は本発明の第１の実施例における積層インダクタ
の断面図を示すものである。第１図において、ｌは絶縁
体、２はうず巻形状の導体である。
の断面図を示すものである。第１図において、ｌは絶縁
体、２はうず巻形状の導体である。
うず巻形状の導体２における垂直な導体部分は、スルー
ホールおよびピアホール等の技術を用いて形成されてい
る。すなわち、各層に設けられる水平な導体間を、スル
ーホールおよびピアホール等の技術でうず巻形状に接続
して、積層基板の表面面に垂直方向にうず巻形状を形成
する積層インダクタを構成する。以上の様な構成は、銅
張積層基板、厚膜積層基板および薄膜基板等で容易に実
現することができる。
ホールおよびピアホール等の技術を用いて形成されてい
る。すなわち、各層に設けられる水平な導体間を、スル
ーホールおよびピアホール等の技術でうず巻形状に接続
して、積層基板の表面面に垂直方向にうず巻形状を形成
する積層インダクタを構成する。以上の様な構成は、銅
張積層基板、厚膜積層基板および薄膜基板等で容易に実
現することができる。
以上のように本実施例によれば、小さな面積で、比較的
大きなインダクタンスをも実現することのできる積層イ
ンダクタを容易に実現することができる。
大きなインダクタンスをも実現することのできる積層イ
ンダクタを容易に実現することができる。
以下本発明の第２の実施例について図面を参照しながら
説明する。
説明する。
第２図は本発明の第２の実施例における（ａ）は側面図
、（ｂ）はＡ−Ａ ”線における断面図、（Ｃ）はＢ−
Ｂ′線における断面図、（ｄ）はｃ−ｃ ’線における
断面図を示す。第２図（ａ）〜（ｄｉにおいて、３は絶
縁体、４〜８は導体、９〜１２は導体４〜６の端子であ
る。積層基板表面に対して垂直方向にうず巻形状を形成
した導体４〜６の端子９とｌＯを導体７で、端子１）と
１２を導体８で接続して、導体４〜６をその捲回方向が
同じになるように縦続接続する。導体４〜６は上記第１
の実施例に示したような構成である。以上のような構成
は、第１の実施例と同様に銅張積層基板、厚膜積層基板
および薄膜積層基板等で容易に実現することができる。
、（ｂ）はＡ−Ａ ”線における断面図、（Ｃ）はＢ−
Ｂ′線における断面図、（ｄ）はｃ−ｃ ’線における
断面図を示す。第２図（ａ）〜（ｄｉにおいて、３は絶
縁体、４〜８は導体、９〜１２は導体４〜６の端子であ
る。積層基板表面に対して垂直方向にうず巻形状を形成
した導体４〜６の端子９とｌＯを導体７で、端子１）と
１２を導体８で接続して、導体４〜６をその捲回方向が
同じになるように縦続接続する。導体４〜６は上記第１
の実施例に示したような構成である。以上のような構成
は、第１の実施例と同様に銅張積層基板、厚膜積層基板
および薄膜積層基板等で容易に実現することができる。
以上のように本実施例によれば、複数個のうず巻形状の
導体をその捲体方向が同じになるように縦続接続するこ
とにより、小さい面積で大きいインダクタンスを実現で
きる、積層インダクタを容易に実現することができる。
導体をその捲体方向が同じになるように縦続接続するこ
とにより、小さい面積で大きいインダクタンスを実現で
きる、積層インダクタを容易に実現することができる。
発明の効果
以上のように本発明は、積層基板の表面に対して垂直方
向に導体をうず巻形状に形成することによって、小さい
面積で、比較的大きなインダクタンスをも容易に実現す
ることができる。
向に導体をうず巻形状に形成することによって、小さい
面積で、比較的大きなインダクタンスをも容易に実現す
ることができる。
第１図は本発明の第１の実施例における積層インダクタ
の断面図、第２図（ａ１本発明の第２の実施例における
積層インダクタの側面図、第２図（ｂ）はＡ−Ａ”線に
おける断面図、第２図（Ｃ１はＢ−Ｂ ’線における断
面図、第２図（ｄ＞はＣ−Ｃ′線における断面図、第３
図は従来のうず巻形状のインダクタの構成図である。 １、 ３． １００・・・・・・絶縁体、２，４，６，
７，８゜１０１・・・・・・導体、９．１０．１）．１
２・・・・・・端子。
の断面図、第２図（ａ１本発明の第２の実施例における
積層インダクタの側面図、第２図（ｂ）はＡ−Ａ”線に
おける断面図、第２図（Ｃ１はＢ−Ｂ ’線における断
面図、第２図（ｄ＞はＣ−Ｃ′線における断面図、第３
図は従来のうず巻形状のインダクタの構成図である。 １、 ３． １００・・・・・・絶縁体、２，４，６，
７，８゜１０１・・・・・・導体、９．１０．１）．１
２・・・・・・端子。
Claims (5)
- （１）積層基板の表面に対して垂直方向に導体を、うず
巻形状に形成することを特徴とする積層インダクタ。 - （２）積層基板として銅張積層基板を用いた特許請求の
範囲第（１）項記載の積層インダクタ。 - （３）積層基板として厚膜積層基板を用いた特許請求の
範囲第（１）項記載の積層インダクタ。 - （４）積層基板として薄膜積層基板を用いた特許請求の
範囲第（１）項記載の積層インダクタ。 - （５）積層基板表面に対して垂直方向にうず巻形状を形
成した導体複数個を、積層基板表面に対して水平方向に
並らべ、さらに前記導体複数個の捲回方向が同じになる
ように接続したことを特徴とする特許請求の範囲第（１
）記載の積層インダクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3146386A JPS62189707A (ja) | 1986-02-14 | 1986-02-14 | 積層インダクタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3146386A JPS62189707A (ja) | 1986-02-14 | 1986-02-14 | 積層インダクタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62189707A true JPS62189707A (ja) | 1987-08-19 |
Family
ID=12331954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3146386A Pending JPS62189707A (ja) | 1986-02-14 | 1986-02-14 | 積層インダクタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62189707A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5363080A (en) * | 1991-12-27 | 1994-11-08 | Avx Corporation | High accuracy surface mount inductor |
| US6073339A (en) * | 1996-09-20 | 2000-06-13 | Tdk Corporation Of America | Method of making low profile pin-less planar magnetic devices |
| WO2003100971A1 (fr) * | 2002-05-29 | 2003-12-04 | Ajinomoto Co.,Inc. | Circuit resonnant lc parallele, carte multicouches incorporant un circuit resonnant parallele lc, et leur procedes de production |
| WO2003100970A1 (fr) * | 2002-05-29 | 2003-12-04 | Ajinomoto Co.,Inc. | Circuit resonnant serie lc, carte comportant ce circuit et procedes de fabrication dudit circuit |
| US7304557B2 (en) * | 2004-06-07 | 2007-12-04 | Murata Manufacturing Co., Ltd. | Laminated coil |
| JP2013162100A (ja) * | 2012-02-08 | 2013-08-19 | Taiyo Yuden Co Ltd | 積層インダクタ |
| JP2014075535A (ja) * | 2012-10-05 | 2014-04-24 | Toyota Industries Corp | 誘導機器 |
-
1986
- 1986-02-14 JP JP3146386A patent/JPS62189707A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5363080A (en) * | 1991-12-27 | 1994-11-08 | Avx Corporation | High accuracy surface mount inductor |
| US5398400A (en) * | 1991-12-27 | 1995-03-21 | Avx Corporation | Method of making high accuracy surface mount inductors |
| US6073339A (en) * | 1996-09-20 | 2000-06-13 | Tdk Corporation Of America | Method of making low profile pin-less planar magnetic devices |
| WO2003100971A1 (fr) * | 2002-05-29 | 2003-12-04 | Ajinomoto Co.,Inc. | Circuit resonnant lc parallele, carte multicouches incorporant un circuit resonnant parallele lc, et leur procedes de production |
| WO2003100970A1 (fr) * | 2002-05-29 | 2003-12-04 | Ajinomoto Co.,Inc. | Circuit resonnant serie lc, carte comportant ce circuit et procedes de fabrication dudit circuit |
| US7304557B2 (en) * | 2004-06-07 | 2007-12-04 | Murata Manufacturing Co., Ltd. | Laminated coil |
| JP2013162100A (ja) * | 2012-02-08 | 2013-08-19 | Taiyo Yuden Co Ltd | 積層インダクタ |
| JP2014075535A (ja) * | 2012-10-05 | 2014-04-24 | Toyota Industries Corp | 誘導機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4030190A (en) | Method for forming a multilayer printed circuit board | |
| US5036431A (en) | Package for surface mounted components | |
| KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
| JPS62189707A (ja) | 積層インダクタ | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JPS5567158A (en) | Inductor device of hybrid integrated circuit | |
| JPH0680964B2 (ja) | ストリップラインを有する回路装置 | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| JP2665094B2 (ja) | 多層基板 | |
| JPH04148591A (ja) | 多目的ビア | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JPH0786752A (ja) | 電子部品搭載用基板 | |
| JP2989103B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH01257397A (ja) | 金属プリント基板 | |
| JP2001308529A (ja) | 積層配線板およびその製造方法 | |
| JPH01290283A (ja) | 混成集積回路用厚膜印刷基板 | |
| JP3234045B2 (ja) | 多層配線基板 | |
| JPH06196832A (ja) | スルホール付き絶縁基板 | |
| JPS5875903A (ja) | 多層線路構体 | |
| JPS60245195A (ja) | 多層配線基板 | |
| JPH04366567A (ja) | 配線基板 | |
| JPH0287693A (ja) | 分割構造スルーホールを有する印刷配線板 | |
| JP2001068855A (ja) | 多層プリント配線板及びその製造方法 | |
| JPH0384994A (ja) | 多層プリント配線板 | |
| JPH0754875B2 (ja) | 高周波回路基板 |