JP2665094B2 - 多層基板 - Google Patents
多層基板Info
- Publication number
- JP2665094B2 JP2665094B2 JP3308675A JP30867591A JP2665094B2 JP 2665094 B2 JP2665094 B2 JP 2665094B2 JP 3308675 A JP3308675 A JP 3308675A JP 30867591 A JP30867591 A JP 30867591A JP 2665094 B2 JP2665094 B2 JP 2665094B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- hole
- trimming
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【産業上の利用分野】本発明は多層基板に関し、特に多
層基板に形成された素子値をトリミングにより調整でき
る多層基板に関する。
層基板に形成された素子値をトリミングにより調整でき
る多層基板に関する。
【０００２】
【従来の技術】近年、電子機器の小型化技術の一つに複
数の基板を多層化して高密度実装する技術がある。従
来、この種の多層基板は、表層にトリマーコンデンサー
等の調整部品を含む電気部品を小型化して高密度実装す
る。さらに、表層に搭載される調整部品のスペースを確
保するために、出来るだけ内層に印刷あるいは導体等を
利用して抵抗やインダクタンス等を形成している。一
方、調整部品も表層に実装された電気部品や、表層導体
等により形成された抵抗やインダクタンス等を、レーザ
ー等で削り素子値を調整するトリミングの技術も著しい
発展をしている。
数の基板を多層化して高密度実装する技術がある。従
来、この種の多層基板は、表層にトリマーコンデンサー
等の調整部品を含む電気部品を小型化して高密度実装す
る。さらに、表層に搭載される調整部品のスペースを確
保するために、出来るだけ内層に印刷あるいは導体等を
利用して抵抗やインダクタンス等を形成している。一
方、調整部品も表層に実装された電気部品や、表層導体
等により形成された抵抗やインダクタンス等を、レーザ
ー等で削り素子値を調整するトリミングの技術も著しい
発展をしている。
【０００３】
【発明が解決しようとする課題】上述した従来の多層基
板は、表層の導体をトリミング可能な形状にするには、
多層基板表層における部品搭載面積を多く占有し、高密
度実装には不向きである。さらに表層に導体でインダク
タンス等を形成すると基板周囲のノイズ等による影響を
受け易いというような欠点がある。また一方では導体に
より形成されたインダクタンス等を多層基板の内層に形
成して、周囲の影響を受けにくくすると共に、表層にお
ける部品搭載面積を有効に利用しているが、一たん素子
を多層基板の内層に形成すると、素子値の調整ができな
くなるという欠点がある。
板は、表層の導体をトリミング可能な形状にするには、
多層基板表層における部品搭載面積を多く占有し、高密
度実装には不向きである。さらに表層に導体でインダク
タンス等を形成すると基板周囲のノイズ等による影響を
受け易いというような欠点がある。また一方では導体に
より形成されたインダクタンス等を多層基板の内層に形
成して、周囲の影響を受けにくくすると共に、表層にお
ける部品搭載面積を有効に利用しているが、一たん素子
を多層基板の内層に形成すると、素子値の調整ができな
くなるという欠点がある。
【０００４】
【課題を解決するための手段】本発明の多層基板は、多
層基板の内層に形成された素子をトリミングにより調整
する貫通穴を有する第１の表面配線層と、前記貫通穴か
らトリミングにより調整する前記素子を有する第２の配
線層と、前記第２の配線層を挟んで前記表面配線層の反
対面に多層に積層される第３の配線層とにより構成され
る。
層基板の内層に形成された素子をトリミングにより調整
する貫通穴を有する第１の表面配線層と、前記貫通穴か
らトリミングにより調整する前記素子を有する第２の配
線層と、前記第２の配線層を挟んで前記表面配線層の反
対面に多層に積層される第３の配線層とにより構成され
る。
【０００５】
【実施例】本発明について図面を参照して説明する。図
１は本発明の第１の実施例の多層基板を組み立てる前の
斜視図、図２は第１の実施例の組み立て後の斜視図であ
る。図１の実施例は調整用貫通穴１，導体５を有する表
面配線層２と、トリミング用内層素子８，導体５を有す
る第２配線層３と、導体７を有する第３配線層４と、ス
ルーホールを通して接続するスルーホール用導体線９と
から構成される。このような表面配線層２、第２および
第３配線層３，４を図２に示すように多層に積層して多
層基板本体を作成する。この後で表面配線層２に搭載電
気部品１０を導体５と導体５Ａとの間に取り付ける。こ
こでトリミング用内層素子８は調整用貫通穴１からトリ
ミングできるように配置してあるので、内層素子である
が調整ができる。
１は本発明の第１の実施例の多層基板を組み立てる前の
斜視図、図２は第１の実施例の組み立て後の斜視図であ
る。図１の実施例は調整用貫通穴１，導体５を有する表
面配線層２と、トリミング用内層素子８，導体５を有す
る第２配線層３と、導体７を有する第３配線層４と、ス
ルーホールを通して接続するスルーホール用導体線９と
から構成される。このような表面配線層２、第２および
第３配線層３，４を図２に示すように多層に積層して多
層基板本体を作成する。この後で表面配線層２に搭載電
気部品１０を導体５と導体５Ａとの間に取り付ける。こ
こでトリミング用内層素子８は調整用貫通穴１からトリ
ミングできるように配置してあるので、内層素子である
が調整ができる。
【０００６】次に本発明の第２の実施例を図３の多層基
板を組み立てる前の斜視図（ａ）、組み立て後の斜視図
（ｂ）により説明する。図３（ａ）において表面配線層
１４は調整用貫通穴１と、導体１２，１６とを有し、第
２配線層１５はトリミング用内層素子８とを有し、さら
に、調整用貫通穴１にはめ込まれる形状で、導体１１を
有する小基板１３を有している。始めに調整用貫通穴を
通してトリミング用内層素子８をトリミングし、作業完
了後に小基板１３をはめ込む。次に図３（ｂ）に示すよ
うに導体１１と導体１２の間に搭載電気部品１０を取り
付ける。
板を組み立てる前の斜視図（ａ）、組み立て後の斜視図
（ｂ）により説明する。図３（ａ）において表面配線層
１４は調整用貫通穴１と、導体１２，１６とを有し、第
２配線層１５はトリミング用内層素子８とを有し、さら
に、調整用貫通穴１にはめ込まれる形状で、導体１１を
有する小基板１３を有している。始めに調整用貫通穴を
通してトリミング用内層素子８をトリミングし、作業完
了後に小基板１３をはめ込む。次に図３（ｂ）に示すよ
うに導体１１と導体１２の間に搭載電気部品１０を取り
付ける。
【０００７】
【発明の効果】以上説明したように本発明は、内層に形
成された抵抗あるいはインダクタンス等の一部が外部よ
り見えるような貫通穴を表面配線層に設けることによ
り、内層に形成されたインダクタンスあるいは抵抗等を
外部からレーザー等によりトリミングして調整すること
ができる効果がある。さらに、トリミング用の素子が多
層基盤の内層に形成されているので、表面層における部
品実装面積を多くとることができる効果がある。
成された抵抗あるいはインダクタンス等の一部が外部よ
り見えるような貫通穴を表面配線層に設けることによ
り、内層に形成されたインダクタンスあるいは抵抗等を
外部からレーザー等によりトリミングして調整すること
ができる効果がある。さらに、トリミング用の素子が多
層基盤の内層に形成されているので、表面層における部
品実装面積を多くとることができる効果がある。
【図１】本発明の第１の実施例の組み立て前の斜視図で
ある。
ある。
【図２】第１の実施例の組み立て後の斜視図である。
【図３】本発明の第２の実施例の組み立て前と組み立て
後の斜視図（ａ），（ｂ）である。
後の斜視図（ａ），（ｂ）である。
１ 調整用貫通穴 ２，１４ 表面配線層 ３，１５ 第２配線層 ４ 第３配線層 ５，６，７，１１，１２，１６ 導体 ８ トリミング用内層素子 ９ スルーホール用導体線 １０ 搭載電気部品 １３ 小基板
Claims (2)
- 【請求項１】 多層基板の内層に形成された素子をトリ
ミングにより調整する貫通穴を有する第１の表面配線層
と、前記貫通穴からトリミングにより調整する前記素子
を有する第２の配線層と、前記第２の配線層を挟んで前
記表面配線層の反対面に多層に積層される第３の配線層
とにより構成されることを特徴とする多層基板。 - 【請求項２】 前記貫通穴の形状に合わせた寸法を有
し、前記第１の配線層の素子を前記貫通穴から調整した
後にこの貫通穴を塞ぐ小基板を備えていることを特徴と
する請求項１記載の多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3308675A JP2665094B2 (ja) | 1991-11-25 | 1991-11-25 | 多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3308675A JP2665094B2 (ja) | 1991-11-25 | 1991-11-25 | 多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05145239A JPH05145239A (ja) | 1993-06-11 |
| JP2665094B2 true JP2665094B2 (ja) | 1997-10-22 |
Family
ID=17983937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3308675A Expired - Fee Related JP2665094B2 (ja) | 1991-11-25 | 1991-11-25 | 多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2665094B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3413348B2 (ja) * | 1997-06-30 | 2003-06-03 | 太陽誘電株式会社 | 積層ｌｃ複合部品 |
| TWI399147B (zh) * | 2009-09-16 | 2013-06-11 | Unimicron Technology Corp | 線路板的製作方法 |
| TWI388247B (zh) * | 2009-09-16 | 2013-03-01 | Unimicron Technology Corp | 線路板結構 |
-
1991
- 1991-11-25 JP JP3308675A patent/JP2665094B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05145239A (ja) | 1993-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6757178B2 (en) | Electronic circuit equipment using multilayer circuit board | |
| US20010054754A1 (en) | Surface-mounting type electronic circuit unit suitable for miniaturization and easy to manufacture | |
| JPH06163270A (ja) | 多層基板 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JP2665094B2 (ja) | 多層基板 | |
| JPH08228064A (ja) | プリント回路基板 | |
| US8324727B2 (en) | Low profile discrete electronic components and applications of same | |
| JPS62189707A (ja) | 積層インダクタ | |
| JP3913094B2 (ja) | 厚膜多層配線基板 | |
| JPH10209642A (ja) | 混成集積回路 | |
| JPH03208391A (ja) | 混成集積回路部品の構造 | |
| JP3227828B2 (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JPH0476210B2 (ja) | ||
| JPS6230719B2 (ja) | ||
| JP3081335B2 (ja) | 多層リードフレーム及びこれを用いた半導体装置 | |
| JPH05259376A (ja) | 半導体装置 | |
| JPS60138951A (ja) | 混成集積回路 | |
| JPS6347248B2 (ja) | ||
| JP3160856B2 (ja) | Ｉｃ実装用インダクタ部品 | |
| JPH0753429Y2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPS5867099A (ja) | 電気機器 | |
| JPS6120080U (ja) | 多層プリント配線板 | |
| JP3305055B2 (ja) | 多層回路基板型アンテナモジュールとその製造方法 | |
| JPH04366567A (ja) | 配線基板 | |
| JPH04116104U (ja) | 多層絶縁基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970520 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080620 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090620 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100620 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |