JP3227828B2 - 多層薄膜デバイスと薄膜の接続方法 - Google Patents

多層薄膜デバイスと薄膜の接続方法

Info

Publication number
JP3227828B2
JP3227828B2 JP26043592A JP26043592A JP3227828B2 JP 3227828 B2 JP3227828 B2 JP 3227828B2 JP 26043592 A JP26043592 A JP 26043592A JP 26043592 A JP26043592 A JP 26043592A JP 3227828 B2 JP3227828 B2 JP 3227828B2
Authority
JP
Japan
Prior art keywords
thin film
insulating layer
conductor patterns
holes
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26043592A
Other languages
English (en)
Other versions
JPH06112653A (ja
Inventor
践 峰村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP26043592A priority Critical patent/JP3227828B2/ja
Publication of JPH06112653A publication Critical patent/JPH06112653A/ja
Application granted granted Critical
Publication of JP3227828B2 publication Critical patent/JP3227828B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は絶縁層を介して複数の導
体パターンが積層されてなる配線基板を具えた多層薄膜
デバイスに係り、特にスルーホールを通して複数の導体
パターンを接続する際の接続不良を低減する手段に関す
る。
【0002】絶縁基板上に絶縁層を介して複数の導体パ
ターンが積層されてなる配線基板において導体パターン
間を接続する際は、一般に導体パターン間を絶縁する絶
縁層にスルーホールを設けスルーホールを通して導体パ
ターン間を接続している。
【0003】しかし、配線基板の高密度化に伴って導体
パターンの接続点が微小化され中間に異物等が介在する
と接続不良になる。そこでスルーホールを通して導体パ
ターン間を接続する際に生成物等の影響を受け難い手段
の開発が要望されている。
【0004】
【従来の技術】図3は従来の薄膜接続方法を示す断面斜
視図である。図3(a) において従来の配線基板はセラミ
ック等の絶縁基板1に絶縁層2を介して複数の導体パタ
ーン3が積層され、絶縁層2で絶縁された導体パターン
3の間を接続する際は絶縁層2に設けられたスルーホー
ル21を介して接続される。
【0005】即ち、絶縁基板1に第一の導体パターン3
を形成してポリイミド樹脂等からなる絶縁層2で導体パ
ターン3を被覆し、エッチング等によって絶縁層2にス
ルーホール21を形成してその上に金属層を被着し第二の
導体パターン3を形成する。
【0006】
【発明が解決しようとする課題】しかし、図3(b) に示
す如く第一の導体パターン3の表面に微小な穴(ボア)
31等があると処理液等がボア31に溜まり、第二の導体パ
ターン3を形成する際に酸化皮膜等の生成物32が中間に
介在して接続不良を起こすという問題があった。
【0007】本発明の目的は導体パターン間を接続する
際に生成物等の影響を受け難い薄膜接続方法を提供する
ことにある。
【0008】
【課題を解決するための手段】図1は本発明になる薄膜
接続方法を示す断面斜視図である。なお全図を通し同じ
対象物は同一記号で表している。
【0009】
【課題を解決する為の手段】上記課題は、絶縁層を介し
て複数の導体パターンが積層されてなる配線基板を具え
た多層薄膜デバイスの製造方法において、絶縁層に形成
されてなるスルーホールを通して複数の導体パターン間
を電気的に接続する方法であって、導体パターン間を絶
縁してなる絶縁層に1個の接続点に対してスルーホール
の中心部に設けられた仕切り壁により複数の領域に分割
されてなる複数のスルーホールを形成すると共に、導体
パターン間の1個の接続点を複数のスルーホールを通し
て接続する本発明の接続方法によって達成される。
【0010】
【作用】図1において導体パターン間を絶縁してなる絶
縁層に1個の接続点に対して複数のスルーホールを形成
すると共に、導体パターン間の1個の接続点を複数のス
ルーホールを通して接続することで一方が接続不良にな
っても他方が導通し、導体パターン間を接続する際に生
成物等の影響を受け難い薄膜の接続方法を実現すること
ができる。
【0011】
【実施例】以下添付図により本発明の実施例について説
明する。なお図2は本発明になる別の薄膜接続方法を示
す断面斜視図である。
【0012】図1において本発明になる配線基板はセラ
ミック等の絶縁基板1に絶縁層4を介して複数の導体パ
ターン3が積層され、絶縁層4で絶縁された導体パター
ン3の間を接続する際は絶縁層4に設けられたスルーホ
ール41を介して接続される。
【0013】即ち、絶縁基板1に第一の導体パターン3
を形成してポリイミド樹脂等からなる絶縁層4で導体パ
ターン3を被覆し、エッチング等によって絶縁層4にス
ルーホール41を形成してその上に金属層を被着し第二の
導体パターン3を形成する。
【0014】ただし、本発明になる薄膜の接続方法は絶
縁層4に1個の接続点に対して複数のスルーホール41を
形成すると共に、導体パターン3間の1個の接続点を複
数のスルーホール41を通して接続しており従来の薄膜接
続方法とは異なっている。
【0015】また、本発明になる別の薄膜接続方法は図
2に示す如く絶縁層4に1個の接続点に対して1個のス
ルーホール42を有し、スルーホール42は前記スルーホー
ル41とは異なり真ん中に設けられた仕切り壁43により複
数の領域に分割されている。
【0016】このように導体パターン間を絶縁してなる
絶縁層に1個の接続点に対して複数のスルーホールを形
成すると共に、導体パターン間の1個の接続点を複数の
スルーホールを通して接続することで一方が接続不良に
なっても他方が導通する。
【0017】その結果、従来の薄膜接続方法では 7.3%
程度あった導通不良が本発明になる薄膜の接続方法では
2.7%程度に減少した。即ち、導体パターン間を接続す
る際に生成物等の影響を受け難い薄膜の接続方法を実現
することができる。
【0018】
【発明の効果】上述の如く本発明によれば導体パターン
間を接続する際に生成物等の影響を受け難い薄膜接続方
法を提供することができる。
【図面の簡単な説明】
【図1】 本発明になる薄膜接続方法を示す断面斜視図
である。
【図2】 本発明になる別の薄膜接続方法を示す断面斜
視図である。
【図3】 従来の薄膜接続方法を示す断面斜視図であ
る。
【符号の説明】
1 絶縁基板 3 導体パターン 4 絶縁層 41、42 スルーホール 43 仕切り壁

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】絶縁層を介して複数の導体パターンが積層
    されてなる配線基板を具えた多層薄膜デバイスの製造
    において、該絶縁層に形成されてなるスルーホールを
    通して複数の該導体パターン間を電気的に接続する方法
    であって、導体パターン間を絶縁してなる絶縁層に1個
    の接続点に対してスルーホールの中心部に設けられた仕
    切り壁により複数の領域に分割されてなる複数のスルー
    ホールを形成すると共に、該導体パターン間の1個の接
    続点を複数の該スルーホールを通して接続することを特
    徴とした薄膜の接続方法。
  2. 【請求項2】絶縁層を介して複数の導体パターンが積層
    されてなる配線基板を具えた多層薄膜デバイスにおい
    て、少なくとも導体パターン間を絶縁してなる絶縁層が
    1個の接続点に対してスルーホールの中心部に設けられ
    た仕切り壁により複数の領域に分割されてなる複数のス
    ルーホールを有し、且つ、該導体パターン間が複数の該
    スルーホールを通して接続されてなることを特徴とする
    多層薄膜デバイス。
JP26043592A 1992-09-30 1992-09-30 多層薄膜デバイスと薄膜の接続方法 Expired - Fee Related JP3227828B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26043592A JP3227828B2 (ja) 1992-09-30 1992-09-30 多層薄膜デバイスと薄膜の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26043592A JP3227828B2 (ja) 1992-09-30 1992-09-30 多層薄膜デバイスと薄膜の接続方法

Publications (2)

Publication Number Publication Date
JPH06112653A JPH06112653A (ja) 1994-04-22
JP3227828B2 true JP3227828B2 (ja) 2001-11-12

Family

ID=17347903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26043592A Expired - Fee Related JP3227828B2 (ja) 1992-09-30 1992-09-30 多層薄膜デバイスと薄膜の接続方法

Country Status (1)

Country Link
JP (1) JP3227828B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4428535A1 (de) * 1994-08-12 1996-02-15 Bayer Ag Verfahren zur selektiven Herstellung von fluorierten aromatischen Aminen und fluorierte aromatische Amine mit besonders niedrigen Gehalten an defluorierten Anteilen
NL1030664C2 (nl) * 2005-12-13 2007-06-14 Meco Equip Eng Werkwijze voor het verbinden van sporen aan tegenover elkaar gelegen zijden van een drager.

Also Published As

Publication number Publication date
JPH06112653A (ja) 1994-04-22

Similar Documents

Publication Publication Date Title
JP3732927B2 (ja) 多層配線基板
US5290971A (en) Printed circuit board provided with a higher density of terminals for hybrid integrated circuit and method of fabricating the same
US5539227A (en) Multi-layer wiring
JPH03257893A (ja) 多層配線基板の製造方法
US4616292A (en) Multilayer printed circuit board
EP0148506B1 (en) Circuit board
KR900009091B1 (ko) 다층프린트배선판 및 그 제조방법
JP3227828B2 (ja) 多層薄膜デバイスと薄膜の接続方法
JPS63278399A (ja) 混成厚膜回路の構成方法
JP2000068149A (ja) 積層電子部品及びその製造方法
JPH03151656A (ja) 半導体素子実装用基板
JPS5998597A (ja) 多層プリント配線板
JPH10135640A (ja) プリント配線板の構造及びその製造方法
KR20040011363A (ko) 집적 회로 장치 및 전자 장치
JPH01257397A (ja) 金属プリント基板
JPH11214807A (ja) 印刷回路基板
JPH0774475A (ja) メッシュパターン構造
JPH04217389A (ja) 厚膜多層回路基板及びその製造方法
JP2002171067A (ja) 多層立体回路基板及びその製造方法
JPH0481878B2 (ja)
JPS62171194A (ja) マトリクス配線板
JPH08307056A (ja) 多層配線基板
JPH0367357B2 (ja)
JPH02116195A (ja) 多層厚膜混成集積回路
JP2004072064A (ja) 金属ベース配線基板及びその基板を使った高周波装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010807

LAPS Cancellation because of no payment of annual fees