JPH06112653A - 多層薄膜デバイスと薄膜の接続方法 - Google Patents
多層薄膜デバイスと薄膜の接続方法Info
- Publication number
- JPH06112653A JPH06112653A JP26043592A JP26043592A JPH06112653A JP H06112653 A JPH06112653 A JP H06112653A JP 26043592 A JP26043592 A JP 26043592A JP 26043592 A JP26043592 A JP 26043592A JP H06112653 A JPH06112653 A JP H06112653A
- Authority
- JP
- Japan
- Prior art keywords
- conductor patterns
- insulating layer
- holes
- thin film
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 絶縁層を介して複数の導体パターンが積層さ
れてなる配線基板を具えた多層薄膜デバイス、特にスル
ーホールを通して複数の導体パターンを接続する際の接
続不良を低減する手段に関し、導体パターン間を接続す
る際に生成物等の影響を受け難い薄膜接続方法の提供を
目的とする。 【構成】 導体パターン３間を絶縁してなる絶縁層４に
１個の接続点に対して複数のスルーホール41を形成する
と共に、導体パターン３間の１個の接続点を複数のスル
ーホール41を通して接続するように構成する。
れてなる配線基板を具えた多層薄膜デバイス、特にスル
ーホールを通して複数の導体パターンを接続する際の接
続不良を低減する手段に関し、導体パターン間を接続す
る際に生成物等の影響を受け難い薄膜接続方法の提供を
目的とする。 【構成】 導体パターン３間を絶縁してなる絶縁層４に
１個の接続点に対して複数のスルーホール41を形成する
と共に、導体パターン３間の１個の接続点を複数のスル
ーホール41を通して接続するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は絶縁層を介して複数の導
体パターンが積層されてなる配線基板を具えた多層薄膜
デバイスに係り、特にスルーホールを通して複数の導体
パターンを接続する際の接続不良を低減する手段に関す
る。
体パターンが積層されてなる配線基板を具えた多層薄膜
デバイスに係り、特にスルーホールを通して複数の導体
パターンを接続する際の接続不良を低減する手段に関す
る。
【０００２】絶縁基板上に絶縁層を介して複数の導体パ
ターンが積層されてなる配線基板において導体パターン
間を接続する際は、一般に導体パターン間を絶縁する絶
縁層にスルーホールを設けスルーホールを通して導体パ
ターン間を接続している。
ターンが積層されてなる配線基板において導体パターン
間を接続する際は、一般に導体パターン間を絶縁する絶
縁層にスルーホールを設けスルーホールを通して導体パ
ターン間を接続している。
【０００３】しかし、配線基板の高密度化に伴って導体
パターンの接続点が微小化され中間に異物等が介在する
と接続不良になる。そこでスルーホールを通して導体パ
ターン間を接続する際に生成物等の影響を受け難い手段
の開発が要望されている。
パターンの接続点が微小化され中間に異物等が介在する
と接続不良になる。そこでスルーホールを通して導体パ
ターン間を接続する際に生成物等の影響を受け難い手段
の開発が要望されている。
【０００４】
【従来の技術】図３は従来の薄膜接続方法を示す断面斜
視図である。図３(a) において従来の配線基板はセラミ
ック等の絶縁基板１に絶縁層２を介して複数の導体パタ
ーン３が積層され、絶縁層２で絶縁された導体パターン
３の間を接続する際は絶縁層２に設けられたスルーホー
ル21を介して接続される。
視図である。図３(a) において従来の配線基板はセラミ
ック等の絶縁基板１に絶縁層２を介して複数の導体パタ
ーン３が積層され、絶縁層２で絶縁された導体パターン
３の間を接続する際は絶縁層２に設けられたスルーホー
ル21を介して接続される。
【０００５】即ち、絶縁基板１に第一の導体パターン３
を形成してポリイミド樹脂等からなる絶縁層２で導体パ
ターン３を被覆し、エッチング等によって絶縁層２にス
ルーホール21を形成してその上に金属層を被着し第二の
導体パターン３を形成する。
を形成してポリイミド樹脂等からなる絶縁層２で導体パ
ターン３を被覆し、エッチング等によって絶縁層２にス
ルーホール21を形成してその上に金属層を被着し第二の
導体パターン３を形成する。
【０００６】
【発明が解決しようとする課題】しかし、図３(b) に示
す如く第一の導体パターン３の表面に微小な穴（ボア）
31等があると処理液等がボア31に溜まり、第二の導体パ
ターン３を形成する際に酸化皮膜等の生成物32が中間に
介在して接続不良を起こすという問題があった。
す如く第一の導体パターン３の表面に微小な穴（ボア）
31等があると処理液等がボア31に溜まり、第二の導体パ
ターン３を形成する際に酸化皮膜等の生成物32が中間に
介在して接続不良を起こすという問題があった。
【０００７】本発明の目的は導体パターン間を接続する
際に生成物等の影響を受け難い薄膜接続方法を提供する
ことにある。
際に生成物等の影響を受け難い薄膜接続方法を提供する
ことにある。
【０００８】
【課題を解決するための手段】図１は本発明になる薄膜
接続方法を示す断面斜視図である。なお全図を通し同じ
対象物は同一記号で表している。
接続方法を示す断面斜視図である。なお全図を通し同じ
対象物は同一記号で表している。
【０００９】上記課題は絶縁層を介して複数の導体パタ
ーンが積層されてなる配線基板を具えた多層薄膜デバイ
スの製造において、絶縁層に形成されてなるスルーホー
ルを通して複数の導体パターン間を電気的に接続する方
法であって、導体パターン３間を絶縁してなる絶縁層４
に１個の接続点に対して複数のスルーホール41を形成す
ると共に、導体パターン３間の１個の接続点を複数のス
ルーホール41を通して接続する本発明の接続方法によっ
て達成される。
ーンが積層されてなる配線基板を具えた多層薄膜デバイ
スの製造において、絶縁層に形成されてなるスルーホー
ルを通して複数の導体パターン間を電気的に接続する方
法であって、導体パターン３間を絶縁してなる絶縁層４
に１個の接続点に対して複数のスルーホール41を形成す
ると共に、導体パターン３間の１個の接続点を複数のス
ルーホール41を通して接続する本発明の接続方法によっ
て達成される。
【００１０】
【作用】図１において導体パターン間を絶縁してなる絶
縁層に１個の接続点に対して複数のスルーホールを形成
すると共に、導体パターン間の１個の接続点を複数のス
ルーホールを通して接続することで一方が接続不良にな
っても他方が導通し、導体パターン間を接続する際に生
成物等の影響を受け難い薄膜の接続方法を実現すること
ができる。
縁層に１個の接続点に対して複数のスルーホールを形成
すると共に、導体パターン間の１個の接続点を複数のス
ルーホールを通して接続することで一方が接続不良にな
っても他方が導通し、導体パターン間を接続する際に生
成物等の影響を受け難い薄膜の接続方法を実現すること
ができる。
【００１１】
【実施例】以下添付図により本発明の実施例について説
明する。なお図２は本発明になる別の薄膜接続方法を示
す断面斜視図である。
明する。なお図２は本発明になる別の薄膜接続方法を示
す断面斜視図である。
【００１２】図１において本発明になる配線基板はセラ
ミック等の絶縁基板１に絶縁層４を介して複数の導体パ
ターン３が積層され、絶縁層４で絶縁された導体パター
ン３の間を接続する際は絶縁層４に設けられたスルーホ
ール41を介して接続される。
ミック等の絶縁基板１に絶縁層４を介して複数の導体パ
ターン３が積層され、絶縁層４で絶縁された導体パター
ン３の間を接続する際は絶縁層４に設けられたスルーホ
ール41を介して接続される。
【００１３】即ち、絶縁基板１に第一の導体パターン３
を形成してポリイミド樹脂等からなる絶縁層４で導体パ
ターン３を被覆し、エッチング等によって絶縁層４にス
ルーホール41を形成してその上に金属層を被着し第二の
導体パターン３を形成する。
を形成してポリイミド樹脂等からなる絶縁層４で導体パ
ターン３を被覆し、エッチング等によって絶縁層４にス
ルーホール41を形成してその上に金属層を被着し第二の
導体パターン３を形成する。
【００１４】ただし、本発明になる薄膜の接続方法は絶
縁層４に１個の接続点に対して複数のスルーホール41を
形成すると共に、導体パターン３間の１個の接続点を複
数のスルーホール41を通して接続しており従来の薄膜接
続方法とは異なっている。
縁層４に１個の接続点に対して複数のスルーホール41を
形成すると共に、導体パターン３間の１個の接続点を複
数のスルーホール41を通して接続しており従来の薄膜接
続方法とは異なっている。
【００１５】また、本発明になる別の薄膜接続方法は図
２に示す如く絶縁層４に１個の接続点に対して１個のス
ルーホール42を有し、スルーホール42は前記スルーホー
ル41とは異なり真ん中に設けられた仕切り壁43により複
数の領域に分割されている。
２に示す如く絶縁層４に１個の接続点に対して１個のス
ルーホール42を有し、スルーホール42は前記スルーホー
ル41とは異なり真ん中に設けられた仕切り壁43により複
数の領域に分割されている。
【００１６】このように導体パターン間を絶縁してなる
絶縁層に１個の接続点に対して複数のスルーホールを形
成すると共に、導体パターン間の１個の接続点を複数の
スルーホールを通して接続することで一方が接続不良に
なっても他方が導通する。
絶縁層に１個の接続点に対して複数のスルーホールを形
成すると共に、導体パターン間の１個の接続点を複数の
スルーホールを通して接続することで一方が接続不良に
なっても他方が導通する。
【００１７】その結果、従来の薄膜接続方法では 7.3％
程度あった導通不良が本発明になる薄膜の接続方法では
2.7％程度に減少した。即ち、導体パターン間を接続す
る際に生成物等の影響を受け難い薄膜の接続方法を実現
することができる。
程度あった導通不良が本発明になる薄膜の接続方法では
2.7％程度に減少した。即ち、導体パターン間を接続す
る際に生成物等の影響を受け難い薄膜の接続方法を実現
することができる。
【００１８】
【発明の効果】上述の如く本発明によれば導体パターン
間を接続する際に生成物等の影響を受け難い薄膜接続方
法を提供することができる。
間を接続する際に生成物等の影響を受け難い薄膜接続方
法を提供することができる。
【図１】 本発明になる薄膜接続方法を示す断面斜視図
である。
である。
【図２】 本発明になる別の薄膜接続方法を示す断面斜
視図である。
視図である。
【図３】 従来の薄膜接続方法を示す断面斜視図であ
る。
る。
１ 絶縁基板 ３ 導体パターン ４ 絶縁層 41、42 スルーホール 43 仕切り壁
Claims (2)
- 【請求項１】 絶縁層を介して複数の導体パターンが積
層されてなる配線基板を具えた多層薄膜デバイスの製造
において、該絶縁層に形成されてなるスルーホールを通
して複数の該導体パターン間を電気的に接続する方法で
あって、 導体パターン(3) 間を絶縁してなる絶縁層(4) に１個の
接続点に対して複数のスルーホール(41)を形成すると共
に、該導体パターン(3) 間の１個の接続点を複数の該ス
ルーホール(41)を通して接続することを特徴とした薄膜
の接続方法。 - 【請求項２】 絶縁層を介して複数の導体パターンが積
層されてなる配線基板を具えた多層薄膜デバイスにおい
て、 少なくとも導体パターン(3) 間を絶縁してなる絶縁層
(4) が１個の接続点に対して複数のスルーホール(41)を
有し、且つ、該導体パターン(3) 間が複数の該スルーホ
ール(41)を通して接続されてなることを特徴とする多層
薄膜デバイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26043592A JP3227828B2 (ja) | 1992-09-30 | 1992-09-30 | 多層薄膜デバイスと薄膜の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26043592A JP3227828B2 (ja) | 1992-09-30 | 1992-09-30 | 多層薄膜デバイスと薄膜の接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06112653A true JPH06112653A (ja) | 1994-04-22 |
| JP3227828B2 JP3227828B2 (ja) | 2001-11-12 |
Family
ID=17347903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26043592A Expired - Fee Related JP3227828B2 (ja) | 1992-09-30 | 1992-09-30 | 多層薄膜デバイスと薄膜の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3227828B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0700895A3 (de) * | 1994-08-12 | 1996-06-26 | Bayer Ag | Verfahren zur selektiven Herstellung von fluorierten aromatischen Aminen und fluorierte aromatische Amine mit besonders niedrigen Gehalten an defluorierten Anteilen |
| JP2009519609A (ja) * | 2005-12-13 | 2009-05-14 | メコ イクウィップメント エンジニアズ ベスローテン フェンノートシャップ | 基板の互いに反対側に位置した側面上に存在するトラックを相互接続する方法 |
-
1992
- 1992-09-30 JP JP26043592A patent/JP3227828B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0700895A3 (de) * | 1994-08-12 | 1996-06-26 | Bayer Ag | Verfahren zur selektiven Herstellung von fluorierten aromatischen Aminen und fluorierte aromatische Amine mit besonders niedrigen Gehalten an defluorierten Anteilen |
| JP2009519609A (ja) * | 2005-12-13 | 2009-05-14 | メコ イクウィップメント エンジニアズ ベスローテン フェンノートシャップ | 基板の互いに反対側に位置した側面上に存在するトラックを相互接続する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3227828B2 (ja) | 2001-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5185502A (en) | High power, high density interconnect apparatus for integrated circuits | |
| US7569773B2 (en) | Wired circuit board | |
| EP1592290A1 (en) | Wired circuit board and production method thereof | |
| JPH1154921A (ja) | 多層配線基板 | |
| US5539227A (en) | Multi-layer wiring | |
| US4725925A (en) | Circuit board | |
| JPH05327211A (ja) | 多層フレキシブルプリント基板およびその製法 | |
| EP0287681A1 (en) | Multi-layer printed circuit board and a method of fabricating the same | |
| JPH06112653A (ja) | 多層薄膜デバイスと薄膜の接続方法 | |
| JP6063785B2 (ja) | 回路基板、回路基板の製造方法 | |
| JPS62128197A (ja) | 多層プリント配線板 | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| JPH1140698A (ja) | 配線基板 | |
| JPH0774475A (ja) | メッシュパターン構造 | |
| JPH10135640A (ja) | プリント配線板の構造及びその製造方法 | |
| JPH04217389A (ja) | 厚膜多層回路基板及びその製造方法 | |
| JPH0629352A (ja) | 多層配線ｔａｂテープキャリア | |
| JP3171679B2 (ja) | 多層回路基板及びその製造方法 | |
| JPH036893A (ja) | 多層薄膜配線基板 | |
| JP2001352135A (ja) | 回路配線 | |
| KR20040011363A (ko) | 집적 회로 장치 및 전자 장치 | |
| JPH04306506A (ja) | フラットケーブル | |
| JPH06196832A (ja) | スルホール付き絶縁基板 | |
| JP2004072064A (ja) | 金属ベース配線基板及びその基板を使った高周波装置 | |
| JPH07106757A (ja) | 薄膜多層回路基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010807 |
|
| LAPS | Cancellation because of no payment of annual fees |