JP2001352135A - 回路配線 - Google Patents

回路配線

Info

Publication number
JP2001352135A
JP2001352135A JP2000170252A JP2000170252A JP2001352135A JP 2001352135 A JP2001352135 A JP 2001352135A JP 2000170252 A JP2000170252 A JP 2000170252A JP 2000170252 A JP2000170252 A JP 2000170252A JP 2001352135 A JP2001352135 A JP 2001352135A
Authority
JP
Japan
Prior art keywords
wiring
conductor
wiring conductor
circuit
longitudinal direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000170252A
Other languages
English (en)
Inventor
Mitsuhiro Takayama
光広 高山
Takashi Tomita
隆 富田
Satoshi Tokunaga
敏 徳永
Yukio Ono
幸夫 大野
Kazutaka Suzuki
一高 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2000170252A priority Critical patent/JP2001352135A/ja
Publication of JP2001352135A publication Critical patent/JP2001352135A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 回路装置における配線導体3、4の占有面積
を増大させずに、導体配線3、4の表面積を大きくと
り、高周波信号に対する表皮抵抗を小さくする。 【解決手段】 配線導体3が、長手方向にわたって均一
な断面を有すると共に、凹凸状の表面を有している。或
いは、配線導体3が、その長手方向に連続する中空部を
有する。或いは、配線導体4が、中空体の内部に別の導
体を配置した多重構造を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置、混成
集積回路装置等の回路装置において、その回路を形成す
るための回路配線に関し、特に、高周波回路に使用して
好適な回路配線に関する。
【0002】
【従来の技術】半導体装置、混成集積回路装置等の回路
装置において、その回路を形成するために回路配線は、
半導体ウエハや絶縁基板上やその内部に導体膜からなる
配線パターンを形成することにより構成されている。い
わゆる、厚膜として分類される印刷膜や、薄膜として分
類されるメッキ膜、スパッタリング膜、真空蒸着膜等に
より形成される。これらの回路配線の導体膜は、基本的
に膜状のもので、その表面積はごく限られた面積を有す
る。
【0003】また、半導体ウエハや絶縁基板上に形成さ
れる回路配線の他に、多層配線基板等では、絶縁層を貫
通して形成されるビアホール導体が使用される。このビ
アホール導体は、絶縁層に形成された小孔に導体を充填
するか、或いはその表面にメッキ膜を形成したものであ
る。これらのビアホールは、基本的に円柱状かまたは単
一の円筒形であり、その表面積はやはりごく限られた面
積を有する。
【0004】
【発明が解決しようとしている課題】今日、回路装置の
回路パターンは、高密度化、高細密化が進んでおり、そ
の回路配線ピッチや太さは極めて細かくなっている。他
方、情報処理、情報通信、映像放送等の分野では、取り
扱うデータが膨大となり、これに伴い高周波信号が多用
されるようになっている。
【0005】このような状況の中で、前記のような従来
の回路配線では、配線導体の表面積が狭いため、配線導
体の表面積を通る高周波信号の表皮抵抗が大きく、伝送
損失が生じるという課題がある。配線導体の表面積は、
配線導体の幅を広くすればそれだけ増大し、高周波信号
の表皮抵抗が低減する。しかし、回路パターンの高密度
化、高細密化が要請されている状況の中では配線導体の
幅を広くすることはできない。
【0006】本発明は、前記従来における回路配線の課
題に鑑み、回路装置における配線導体の占有面積を増大
させずに、導体配線の表面積を大きくとり、高周波信号
に対する表皮抵抗を小さくすることができる回路配線を
提供することを目的とする。
【0007】
【課題を解決するための手段】本発明では、前記の目的
を達成するため、回路の配線導体3を単なる膜状体では
なく、その断面を異形とし、かつその断面形状を配線導
体3の長手方向に均一にしたものである。このような配
線導体3の断面を異形とすることにより、配線導体3の
表面積を広くとることができるようにした。このため、
幅の広い配線導体3でなくとも、広い表面積を有する配
線導体3が形成でき、これによって高周波信号に対する
配線導体3の表皮抵抗を小さくすることが可能となる。
【0008】また本発明では、やはり前記の目的を達成
するため、配線導体4がその長手方向にわたって均一な
断面を有する中空体とし、さらにその内部に別の導体を
配置した多重構造を採用した。この場合もまた、幅の広
い配線導体4でなくとも、広い表面積を有する配線導体
4が形成でき、高周波信号に対する配線導体4の表皮抵
抗を小さくすることが可能となる。
【0009】より具体的に説明すると、第一に、本発明
による回路配線は、その配線導体3が、長手方向にわた
って均一な断面を有すると共に、凹凸状の表面を有して
いることを特徴とするものである。第二に、本発明によ
る回路配線は、その配線導体3が、長手方向にわたって
均一な断面を有すると共に、その長手方向に連続する中
空部を有することを特徴とするものである。第三に、本
発明による回路配線は、その配線導体4が、その長手方
向にわたって均一な断面を有すると共に、中空体の内部
に別の導体を配置した多重構造を有することを特徴とす
るものである。
【0010】このような回路配線では、通常の膜状の配
線パターンやスルーホールに導体を充填したビアホール
のような回路配線に比べて、配線導体3、4の全体とし
ての断面積が小さくても、その表面積が広くなる。しか
も、高周波信号が伝播する配線導体3、4の長手方向に
わたってその断面積が均一であるため、高周波信号に対
する表皮抵抗が小さくなる。これにより、回路を流れる
高周波信号の伝送ロスが小さくなり、効率的な信号の処
理が可能となる。
【0011】
【発明の実施の形態】次に、図面を参照しながら、本発
明の実施の形態について、具体的且つ詳細に説明する。
図1は、セラミック多層配線基板1に回路を構成した例
を示す。セラミック多層配線基板1は、複数の絶縁セラ
ミック層2を積層すると共に、これらセラミック層2の
表面と層間に導体膜からなる回路配線3を形成してい
る。さらに、セラミック層2には、それを貫通して貫通
孔、いわゆるビアホールが形成され、このビアホールに
ビアホール導体としての配線導体4が形成されている。
この配線導体4は、セラミック層2の別の層間の回路配
線3を接続し、これにより所要の回路が構成される。
【0012】例えば、混成集積回路装置の場合、多層配
線基板1の上にICチップ等の能動部品、コンデンサや
抵抗器等の受動部品を搭載し、単一または複数の回路装
置を構成する。図2(A)は、図1にA−A線で示すよ
うに、セラミック層2の表面に形成した配線導体3の断
面を示している。セラミック層2の層間に形成した配線
導体3も同様の形状を有する。
【0013】図2(A)に示すように、配線導体3は中
空体からなり、且つその表面に凹凸形状を有している。
この配線導体3の長手方向、すなわち、図1において左
右方向、図2において紙面前後方向における断面形状は
均一となっている。このような異形の配線導体3は、い
わゆるアディティブ法やセミアディティブ法により異な
る層の積層体として導体を形成することにより作ること
ができる。
【0014】アディティブ法では、セラミック層2の全
表面にメッキ膜を成膜させる。次いで、このメッキ膜の
上にフォトレジストを塗布し、フォトリソグラフィ技術
によりフォトレジストをパターニングし、メッキ膜の上
に選択的電解メッキ用レジストパターンを形成する。そ
の後、セラミック層2をメッキ浴に浸漬し、メッキ膜に
メッキ用電極して通電する。すると、レジストパターン
から露出したメッキ膜の上に選択的にメッキ金属が析出
する。こうして所要の膜厚のメッキ膜が得られたら、剥
離液に浸漬してレジストパターンを除去する。レジスト
パターンが除去されると、レジストパターンに覆われて
いた最初のメッキ膜の領域が露出するので、後に施した
メッキ膜をエッチング用マスクとして最初のメッキ膜を
ウエットエッチングする。このようにして微細線幅の金
属パターンが形成される。このような微細線幅の金属パ
ターンを積み重ねることにより、図2(A)に示すよう
な異形の配線導体3を形成する。
【0015】図2(B)は、図1にB−B線で示すよう
に、セラミック層2を貫通して形成されたビアホール導
体としての配線導体4の断面を示している。この図2
(B)に示すように、この配線導体4は、円筒状の中空
体の導体の中心に、さらに別の円筒状の導体を配置した
同軸状のものとなっている。この配線導体4の概念を図
4(A)に示す。この図のようにして、配線導体4は、
セラミック層2の別の層間にある配線導体3を互いに接
続する。
【0016】このような異形の配線導体4は、前記の配
線導体3と同様に、いわゆるアディティブ法やセミアデ
ィティブ法により形成することに作ることができる。例
えば、アディティブ法ではセラミック層2に接着剤層を
形成してからビアホールを穿孔し、次にセラミック層の
表面に、メッキレジスト層となるドライフィルムで配線
導体3以外の部分を形成し、無電解めっきによって配線
導体3と配線導体4とを同時に形成する。或いはその他
の方法として、ビアホールを二重の円形に穿孔し、そこ
に導体を充填することでも形成することが可能である。
【0017】図3は、配線導体3の他の例を示す。図3
(A)は、配線導体3の断面を2つ山の波形に形成した
ものである。図3(B)は、正方形或いは矩形断面を有
する配線導体3の長手方向に4つの中空部を設け、その
断面形状を「田」形にしたものである。図3(C)は、
正方形或いは矩形断面を有する配線導体3の中心に1つ
の中空部を設け、外側面及び外上下面に細かい山形の凹
凸を形成したしたものである。図3(D)は、配線導体
3に一定の間隔で溝を設け、その両側を襞状に立ち上げ
たものである。何れも、それら配線導体3の断面形状は
その長手方向にわたって均一である。
【0018】前記図3に示した配線導体の他の例のう
ち、図3(A)と(B)に示した配線導体3は、図2
(A)に示したのと同様に、アディティブ法やセミアデ
ィティブ法により異なる層の積層体として導体を形成す
ることに作ることができる。また、図3(C)と(D)
に示した配線導体3は、アディティブ法やセミアディテ
ィブ法により形成する際のレジスト露光の際に、レジス
トの縁部における入射光とセラミック層2の表面からの
反射光との間の干渉を利用することにより形成すること
ができる。
【0019】図4(B)は、ビアホール導体である配線
導体4の他の例を示す。この例では、図4(A)に示し
た前述の配線導体4に対して、形を円形から正方形にし
たものである。同軸筒状の配線導体4であることに基本
的な違いはない。
【0020】なお、以上の実施形態は、何れも配線導体
3、4をセラミック多層配線基板1のセラミック層2の
表面や層間、或いはセラミック層2を貫通して形成した
ものである。このような本発明による配線導体3、4
は、ガラスエポキシ基板を使用した単層プリント配線基
板や、半導体ウエハに形成される回路パターンとしても
形成することができることはもちろんである。
【0021】
【発明の効果】以上説明した通り、本発明によれば、配
線導体3、4の全体としての断面積が小さくても、その
表面積が広くなる。これにより、回路装置における配線
導体の占有面積を増大させずに、導体配線の表面積を大
きくとることができる。しかも、高周波信号が伝播する
配線導体3、4の長手方向にわたってその断面積が均一
であるため、高周波信号に対する表皮抵抗が小さくな
り、高周波信号の伝送ロスを低減することができる。
【図面の簡単な説明】
【図1】本発明の配線導体を形成したセラミック多層配
線基板の例を示す部分概略縦断側面図である。
【図2】(A)は図1のA−A線断面図を、(B)は図
1のB−B線断面図をそれぞれ示す。
【図3】配線導体の他の例を示すその断面部分の要部断
面斜視図である。
【図4】ビアホールである配線導体の他の配線導体を接
続する概念を示す要部斜視図である。
【符号の説明】
1 セラミック多層配線基板 2 セラミック層 3 配線導体 4 配線導体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 徳永 敏 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 (72)発明者 大野 幸夫 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 (72)発明者 鈴木 一高 東京都台東区上野6丁目16番20号 太陽誘 電株式会社内 Fターム(参考) 5E338 AA05 AA18 CC01 CD03 CD05 CD13 EE11 EE22 EE23

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 回路装置(1)を構成する固体の表面ま
    たはその内部に形成された配線導体(3)を有する回路
    配線であって、配線導体(3)は、その長手方向にわた
    って均一な断面を有すると共に、凹凸状の表面を有して
    いることを特徴とする回路配線。
  2. 【請求項2】 回路装置(1)を構成する固体の表面ま
    たはその内部に形成された配線導体(3)を有する回路
    配線であって、配線導体(3)は、その長手方向にわた
    って均一な断面を有すると共に、その長手方向に連続す
    る中空部を有することを特徴とする回路配線。
  3. 【請求項3】 回路装置(1)を構成する固体を貫通し
    てその内部に形成された配線導体(4)を有する回路配
    線であって、配線導体(4)は、その長手方向にわたっ
    て均一な断面を有すると共に、中空体の内部に別の導体
    を配置した多重構造を有することを特徴とする回路配
    線。
JP2000170252A 2000-06-07 2000-06-07 回路配線 Withdrawn JP2001352135A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000170252A JP2001352135A (ja) 2000-06-07 2000-06-07 回路配線

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000170252A JP2001352135A (ja) 2000-06-07 2000-06-07 回路配線

Publications (1)

Publication Number Publication Date
JP2001352135A true JP2001352135A (ja) 2001-12-21

Family

ID=18672999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000170252A Withdrawn JP2001352135A (ja) 2000-06-07 2000-06-07 回路配線

Country Status (1)

Country Link
JP (1) JP2001352135A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010026650A1 (ja) * 2008-09-05 2012-01-26 東芝ストレージデバイス株式会社 ヘッドサスペンションユニットおよびヘッドサスペンションアセンブリ
CN116779585A (zh) * 2022-03-18 2023-09-19 林君明 包含磷铜合金的导电结构及所述导电结构的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2010026650A1 (ja) * 2008-09-05 2012-01-26 東芝ストレージデバイス株式会社 ヘッドサスペンションユニットおよびヘッドサスペンションアセンブリ
CN116779585A (zh) * 2022-03-18 2023-09-19 林君明 包含磷铜合金的导电结构及所述导电结构的制备方法

Similar Documents

Publication Publication Date Title
US6000130A (en) Process for making planar redistribution structure
US7363706B2 (en) Method of manufacturing a multilayer printed wiring board
JPH10502026A (ja) 導電性貫通孔の規則分布を有する金属化積層体
JP2009283739A (ja) 配線基板および配線基板の製造方法
JP2000357873A (ja) 多層配線基板及びその製造方法
US7629692B2 (en) Via hole having fine hole land and method for forming the same
JPH0341803A (ja) 信号線相互間のクロストークノイズを低減した配線板およびその製造法
JP2005191100A (ja) 半導体基板及びその製造方法
US6740222B2 (en) Method of manufacturing a printed wiring board having a discontinuous plating layer
JPH09312471A (ja) 多層配線板及びその製造方法
US6936498B2 (en) Package structure with increased capacitance and method
JP2001352135A (ja) 回路配線
KR101987378B1 (ko) 인쇄회로기판의 제조 방법
JP4161577B2 (ja) 電気配線板
JP2000323841A (ja) 多層回路基板とその製造方法
JP2007235176A (ja) 多層配線基板とそれを用いた半導体装置
JP2004119604A (ja) シールド型回路基板およびその製造方法
TWI394246B (zh) 封裝基板及其製法
JP4547958B2 (ja) 多層配線基板の製造方法
JP3651027B2 (ja) 多層配線基板の製造方法
JP3152225B2 (ja) プリント配線板及びその製造方法
JPH06196832A (ja) スルホール付き絶縁基板
JP2001203294A (ja) 半導体装置用多層配線基板
JP3994952B2 (ja) 半導体装置
JPH04299597A (ja) 印刷配線板の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807