KR20040011363A - 집적 회로 장치 및 전자 장치 - Google Patents

집적 회로 장치 및 전자 장치 Download PDF

Info

Publication number
KR20040011363A
KR20040011363A KR1020030051287A KR20030051287A KR20040011363A KR 20040011363 A KR20040011363 A KR 20040011363A KR 1020030051287 A KR1020030051287 A KR 1020030051287A KR 20030051287 A KR20030051287 A KR 20030051287A KR 20040011363 A KR20040011363 A KR 20040011363A
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit device
connection
file
silicon substrate
Prior art date
Application number
KR1020030051287A
Other languages
English (en)
Inventor
도토리이사오
Original Assignee
가부시끼가이샤 르네사스 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 르네사스 테크놀로지 filed Critical 가부시끼가이샤 르네사스 테크놀로지
Publication of KR20040011363A publication Critical patent/KR20040011363A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 위쪽의 집적 회로에 배치된 회로와 전기적으로 접속될 예정이 아닌 아래쪽의 집적 회로에 배치된 회로가 전기적으로 접속되는 것을 방지하여, 집적 회로의 고 집적화를 행하는 집적 회로 장치를 얻는 것으로, 실리콘 기판(1)의 주표면 상에 집적 회로(2)가 형성되고, 실리콘 기판(1)의 이면 상에 절연층(12)이 형성되며, 그들 실리콘 기판(1), 집적 회로(2) 및 절연층(12)을 관통하도록 접속 파일(connection pile)(4)이 형성된 집적 회로 장치를 구비하고, 그들 복수의 집적 회로 장치(5a, 5b)가 적층되고, 위쪽의 집적 회로 장치(5a)의 집적 회로(2a)의 접속 파일(4a)이 인접하는 아래쪽의 집적 회로 장치(5b)의 집적 회로(2b)의 접속 파일(4b)과 직접 접속하는 경우, 접속 파일(4a, 4b)을 서로 전기적으로 접속하며, 위쪽의 집적 회로 장치(5a)의 집적 회로(2a)의 접속 파일(4c)과 아래쪽의 집적 회로 장치(5b)의 집적 회로(2b)의 접속 파일(4d)을 접속하지 않는 경우, 접속 파일(4c, 4d)은 절연층(12)에 의해서 서로 절연된다.

Description

집적 회로 장치 및 전자 장치{INTEGRATED CIRCUIT DEVICE AND ELECTRONIC DEVICE}
본 발명은 다른 집적 회로 장치의 접속 파일(connection pile)과 전기적으로 접속되는 접속 파일을 갖는 집적 회로 장치 및 접속 파일에 의해 접속된 복수의 집적 회로로 이루어지는 전자 장치에 관한 것이다.
도 4는 종래의 집적 회로 장치를 나타내는 종단면도이며, 도 5는 종래의 적층된 2개의 집적 회로 장치로 이루어지는 전자 장치를 나타내는 종단면도이다. 도면에서, 참조 부호 105는 종래의 집적 회로 장치, 참조 부호 101은 박막화된 실리콘 기판, 참조 부호 102는 실리콘 기판(101) 상에 형성된 집적 회로, 참조 부호 103은 실리콘 기판(101) 및 집적 회로(102)를 관통하도록 형성된 복수의 접속 구멍, 참조 부호 104는 도전성 재료에 의해서 형성되고, 그들 복수의 접속 구멍(103)에 각각 형성된 접속 파일이다.
다음에 종래의 집적 회로 장치의 제조 공정 및 복수의 집적 회로 장치의 상호 접속에 의한 전자 장치의 제조 공정에 대하여 설명한다.
도 4에 나타낸 바와 같은 집적 회로 장치는, 도면에 나타내는 집적 회로 장치를 복수 적층함으로써 얻어지는 다층 집적 회로의 고 집적화와 기능의 집약을 도모하도록 한 것이다. 그리고, 접속 파일(104)은, 복수의 집적 회로 장치를 적층하는 경우에, 다른 집적 회로 장치의 집적 회로(102)에 존재하는 회로 사이를 전기적으로 접속하기 위해서 마련된 것이다.
도 4에 나타낸 집적 회로 장치의 제조 공정은, 실리콘 기판(101) 상에 집적 회로(102)를 형성한다. 예컨대, 기억 회로 또는 논리 회로 등이 집적 회로(102)에 형성된다. 이어서, 집적 회로(102)의 다른 층의 회로간 접속의 필요성에 따라 접속 구멍(103)을 집적 회로(102)에 형성하고, 접속 파일(104)을 접속 구멍(103) 내에 형성한다.
다음에, 실리콘 기판(101)의 이면 부분을 깎는 것에 의해 실리콘 기판(101)을 박막화한다. 그래서, 얇아진 집적 회로 장치(105)를 얻을 수 있다.
또한, 도 5에 도시하는 바와 같이, 각각의 집적 회로 장치를 다른 집적 회로 장치에 적층하도록 하여 접속함으로써, 복수의 집적 회로 장치를 적층한다. 이 때, 집적 회로 장치(105a)의 집적 회로(102a)에 배치되는 회로를 집적 회로 장치(105b)의 집적 회로(102b)에 배치되는 회로와 전기적으로 접속해야 하는 경우, 집적 회로(102a)에 배치되는 회로에 전기적으로 접속되는 접속 파일(104a)이 집적 회로 장치(105a)에 형성되고, 집적 회로(102b)에 배치되는 회로에 전기적으로 접속되는 접속 파일(104b)이 집적 회로 장치(105b)에 형성되며, 접속 파일(104a)이 접속 파일(104b)에 접속되도록 집적 회로 장치(105a)가 집적 회로 장치(105b)에 적층된다.
이와 같이, 적층된 집적 회로 장치(105a, 105b) 내에 각각 집적 회로(102a, 102b)가 형성되었을 때, 집적 회로 장치(105a, 105b) 내의 각각의 회로는 필요에 따라 쌍이 되도록 전기적으로 접속된다.
또한, 실리콘 기판(101)을 박막화함으로써 집적 회로 장치(105)는 얇게 형성되기 때문에, 집적 회로 장치(105)는 충분히 얇게 할 수 있다.
종래의 집적 회로 장치는 이상과 같이 구성되어 있기 때문에, 대기에 노출된 박막화되어 있지 않은 실리콘 기판의 표면 부분은 이산화 실리콘으로 되어 있어, 박막화되어 있지 않은 실리콘 기판의 표면 부분은 비도체이다. 집적 회로 장치를 얇게 하기 위해서 실리콘 기판을 박막화하면, 이산화 실리콘의 표면 부분은 실리콘 기판으로부터 제거되고, 박막화된 실리콘 기판(101)의 표면 부분은 도전성을 갖는다.
그리고, 도 5에 도시하는 바와 같이, 집적 회로 장치(105a)의 접속 파일(104c)이 집적 회로 장치(105b)의 접속 파일(104d)에 직접 접속되지 않는 배치에서 집적 회로 장치(105a)가 집적 회로 장치(105b)에 적층됐을 때, 접속 파일(104c)은 박막화된 실리콘 기판(101)의 도전 부분을 거쳐서 접속 파일(104d)의 가까이 위치하기 때문에, 이 경우, 서로 가까이 위치하는 접속 파일(104c)과 접속파일(104d)이 실리콘 기판(101)의 도전 부분을 거쳐서 서로 단락하는 경우가 있다.
그 때문에, 서로 전기적으로 접속될 예정이 아닌 다른 집적 회로(102a, 102b)에 배치되는 회로가 서로 전기적으로 접속되어 버리는 것으로 된다.
이것은 집적 회로 장치의 특성을 열화시켜, 고 집적화의 방해 등의 문제가 있었다.
본 발명은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 위쪽의 집적 회로에 배치된 회로와 전기적으로 접속될 예정이 아닌 아래쪽의 집적 회로에 배치된 회로가 전기적으로 접속되는 것을 방지하여, 집적 회로의 고 집적화를 행하는 집적 회로 장치 및 이 집적 회로를 적층한 전자 장치를 얻는 것을 목적으로 한다.
도 1(a)는 본 발명의 실시예 1에 따른 집적 회로 장치를 나타내는 평면도,
도 1(b)는 집적 회로 장치의 A-A선 단면도,
도 1(c)는 집적 회로 장치의 저면도,
도 2는 본 발명의 실시예 1에 따른 적층된 집적 회로 장치에 의한 전자 장치를 나타내는 종단면도,
도 3은 본 발명의 실시예 2에 따른 집적 회로 장치를 나타내는 단면도,
도 4는 종래의 집적 회로 장치를 나타내는 종단면도,
도 5는 종래의 적층된 2개의 집적 회로 장치에 의한 전자 장치를 나타내는 종단면도.
도면의 주요 부분에 대한 부호의 설명
1 : 실리콘 기판(기판)2, 2a, 2b : 집적 회로
3 : 접속 구멍
4, 4a∼4d : 접속 파일(connection pile)
5, 5a, 5b : 집적 회로 장치12 : 절연층(절연체)
13 : 이산화 실리콘막(절연체)101 : 실리콘 기판
102, 102a, 102b : 집적 회로103 : 접속 구멍
104, 104a∼104c : 접속 파일
105, 105a, 105b : 집적 회로 장치
본 발명에 따른 집적 회로 장치는, 기판의 주표면 상에 형성된 집적 회로와, 기판의 주표면에 대향하는 이면 상에 형성된 절연체와, 도전성 재료에 의해서 형성되고, 기판, 집적 회로 및 절연체를 관통하도록 형성된 접속 파일을 구비한 것이다.
이하, 본 발명의 일 실시예를 설명한다.
(실시예 1)
도 1(a)는 본 발명의 실시예 1에 따른 집적 회로 장치를 나타내는 평면도이며, 도 1(b)는 도 1(a)에 나타내는 집적 회로 장치의 A-A선 단면도이며, 도 1(c)는 도 1(a)에 나타내는 집적 회로 장치의 저면도이다. 도 2는 본 발명의 실시예 1에 따른 집적 회로 장치를 적층하여 형성한 전자 장치를 나타내는 종단면도이다.
도면에서, 참조 부호 5는 집적 회로 장치, 참조 부호 1은 박막화된 실리콘(Si) 기판(기판), 참조 부호 2는 기판(1)의 주표면 상에 형성된 기억 회로 또는 논리 회로 등의 집적 회로, 참조 부호 3은 기판(1) 및 집적 회로(2)를 관통하도록 형성된 복수의 접속 구멍, 참조 부호 4는 구리(Cu) 등의 도전성 재료에 의해서 형성되고, 그들 복수의 접속 구멍(3)에 각각 형성된 접속 파일이다. 집적 회로(2)에 배치되는 회로와 다른 집적 회로 장치의 집적 회로에 배치되는 회로 사이에서 신호를 교환해야 하는 경우, 집적 회로(2)에 배치되는 그 회로는 신호선(도시하지 않음)을 거쳐서 접속 파일(4)에 전기적으로 접속된다.
참조 부호 12는 박막화된 실리콘 기판(1)의 주표면에 대향하는 이면 상에 형성된 에폭시 수지나 폴리이미드 등의 절연층(절연체)이다. 또, 복수의 접속 구멍(3) 및 접속 파일(4)은 기판(1) 및 집적 회로(2)와 함께 이 절연층(12)을 관통하도록 형성되어 있다.
다음에 집적 회로 장치의 제조 공정 및 복수의 집적 회로 장치를 적층하고, 그들 집적 회로 장치 사이를 접속함에 따른 전자 장치의 제조 공정에 대하여 설명한다.
도 1(a), 도 1(b), 도 1(c)에 나타낸 바와 같은 집적 회로 장치(5)는, 도면에 나타내는 집적 회로 장치를 복수 적층함으로써 얻어지는 다층 집적 회로의 고집적화와 기능의 집약을 도모하도록 한 것이다. 그리고, 접속 파일(4)은, 복수의 집적 회로 장치를 적층하는 경우에, 다른 집적 회로 장치의 집적 회로(2)에 존재하는 회로 사이를 전기적으로 접속하기 위해서 마련된 것이다.
도 1(a), 도 1(b), 도 1(c)에 나타낸 집적 회로 장치(5)의 제조 공정은, 실리콘 기판(1)의 주표면 상에 집적 회로(2)를 형성한다. 예컨대, 기억 회로 또는 논리 회로 등이 집적 회로(2)에 형성된다. 이어서, 집적 회로(2)의 다른 층에 존재하는 기억 회로 또는 논리 회로 등의 회로 사이의 접속의 필요에 따라 접속 구멍(3)을 집적 회로(2)에 형성하고, 접속 파일(4)을 접속 구멍(3) 내에 형성한다.
다음에, 대기에 노출된 실리콘 기판(1)의 이면 부분을 깎는 것에 따라 실리콘 기판(1)을 박막화한다. 그래서, 집적 회로 장치(5)는 박막화되어, 복수의 집적 회로 장치(5)를 적층해도 소정의 두께 이내로 된다. 예컨대, 실리콘 기판(1)의 두께를 100㎛ 이하로 박막화하면, 집적 회로 장치(5) 자체를 박형화할 수 있어, 보다 다수의 집적 회로 장치(5)의 적층을 가능하게 할 수 있다.
다음에, 박막화된 실리콘 기판(1)의 이면에 절연층(12)을 코팅한다. 이 때, 접속 파일(4)의 저부 상에는 절연층(12)을 형성하지 않는다. 코팅함으로써, 박막화된 실리콘 기판(1)은 절연층(12)에 의해서 외부에 대하여 절연된다. 이상으로, 집적 회로 장치(5)의 제조가 완료된다.
또한, 도 2에 도시하는 바와 같이, 각각의 집적 회로 장치(5)를 다른 집적 회로 장치(5)에 적층하도록 하여 접속함으로써, 복수의 집적 회로 장치(5)를 적층하고, 집적 회로 장치(5)의 접속 파일(4)을 거쳐서 집적 회로(2)를 서로 전기적으로 접속한다. 그래서, 복수의 층 부분으로 이루어지는 집적 회로(2)가 적층된 복수의 집적 회로 장치(5) 내에 형성된다.
집적 회로 장치(5)의 상호 접속에 있어서, 예컨대, 집적 회로 장치(5a)의 집적 회로(2a)에 배치되는 회로를, 그 집적 회로 장치(5a)에 적층되는 집적 회로 장치(5b)의 집적 회로(2b)에 배치되는 회로와 전기적으로 접속해야 하는 경우를 생각한다. 이 경우, 집적 회로 장치(5a)의 접속 파일(4a)이 집적 회로(2a)에 배치되는 회로에 전기적으로 접속되고, 집적 회로 장치(5b)의 접속 파일(4b)이 집적 회로(2b)에 배치되는 회로에 전기적으로 접속되며, 접속 파일(4a)이 접속 파일(4b)에 직접 접속되도록 집적 회로 장치(5a)를 집적 회로 장치(5b)에 적층한다. 절연층(12)은 접속 파일(4a)과 접속 파일(4b) 사이에는 개재하지 않고, 집적 회로 장치(5a)의 접속 파일(4a)은 집적 회로 장치(5b)의 접속 파일(4b)에 전기적으로 접속되어, 집적 회로 장치(5a)의 집적 회로(2a)에 배치되는 회로와 집적 회로 장치(5b)의 집적 회로(2b)에 배치되는 회로는 접속 파일(4a) 및 접속 파일(4b)을 거쳐서 전기적으로 접속된다.
또한, 예컨대, 집적 회로 장치(5a)의 접속 파일(4c)에 전기적으로 접속되는 집적 회로 회로(2a)의 회로를, 그 집적 회로 장치(5a)와 적층하는 집적 회로 장치(5b)의 접속 파일(4d)에 전기적으로 접속되는 집적 회로(2b)의 회로와 전기적으로 접속하지 않는 경우를 생각한다. 이 경우, 집적 회로 장치(5a)가 집적 회로 장치(5b)에 적층된 경우, 집적 회로 장치(5a)의 접속 파일(4c)이 집적 회로 장치(5b)의 접속 파일(4d)에 접촉하지 않도록 위치 결정된다. 그래서, 집적 회로장치(5b)의 접속 파일(4d)은 집적 회로 장치(5a)의 실리콘 기판(1)의 하면 상에 배치되는 절연층(12)에 반드시 접촉한다. 이 경우, 예컨대, 집적 회로 장치(5b)의 접속 파일(4d)이 집적 회로 장치(5a)의 접속 파일(4c)의 가까이 위치하더라도, 집적 회로 장치(5b)의 접속 파일(4d)은 집적 회로 장치(5a)의 절연층(12)에 의해서 집적 회로 장치(5a)의 접속 파일(4c)로부터 절연된다.
그래서, 집적 회로 장치(5)의 상호 접속에 있어서 집적 회로 장치(5)의 접속 파일(4)이 다른 집적 회로 장치(5)의 접속 파일(4)에 직접 접속되지 않는 경우, 절연층(12)이 반드시 2개의 집적 회로 장치(5)의 접속 파일(4) 사이에 개재하기 때문에, 접속 파일(4)은 서로 절연층(12)에 의해서 절연된다.
예컨대, 절연층(12)의 두께를 3㎚ 이상으로 하면, 접속 파일(4)끼리 단락하는 것을 확실히 방지할 수 있다.
이상과 같이, 이 실시예 1에 따르면, 박막화된 실리콘 기판(1)의 이면은 도전성을 갖고 있지만, 박막화된 실리콘 기판(1)의 이면 상에 절연층(12)을 형성함으로써, 복수의 접속 파일(4)끼리 직접 접속하지 않도록 위치 결정된 경우, 복수의 접속 파일(4)끼리 단락하는 것을 방지할 수 있어, 집적 회로(2)에 있는 회로와 전기적으로 접속될 예정이 아닌 집적 회로(2)에 있는 회로가 전기적으로 접속되는 것을 방지할 수 있다. 그래서, 집적 회로 장치(5)의 특성을 양호하게 하여, 한층 더 고 집적화를 가능하게 할 수 있다.
(실시예 2)
도 3은 본 발명의 실시예 2에 따른 집적 회로 장치를 나타내는 단면도이며, 이 실시예 2의 구성 요소 중 상기 실시예 1의 구성 요소와 동등 또는 동일한 것에 대해서는 동일 부호를 부여하고, 그 부분의 설명을 생략한다.
도면에서, 참조 부호 13은 박막화된 실리콘 기판(1)의 이면 상에 형성된 이산화 실리콘막(절연체)이다.
다음에 집적 회로 장치의 제조 공정 및 복수의 집적 회로 장치의 상호 접속에 의한 전자 장치의 제조 공정에 대하여 설명한다.
도 3에 나타낸 집적 회로 장치의 제조 공정은, 상기 실시예 1과 마찬가지로, 실리콘 기판(1)을 박막화한 후, 박막화된 실리콘 기판(1)의 이면에 이산화 실리콘막(13)을, 실리콘 기판(1)의 아래 부분을 산화함으로써 형성한다. 이 때, 접속 파일(4) 저부 상에는 이산화 실리콘막(13)을 형성하지 않는다. 이에 따라, 박막화된 실리콘 기판(1)은 이산화 실리콘막(13)에 의해서 외부에 대하여 절연된다. 이상으로, 집적 회로 장치(5)의 제조가 완료된다.
또한, 각각의 집적 회로 장치(5)를 다른 집적 회로 장치(5)에 적층하도록 하여 접속함으로써 복수의 집적 회로 장치(5)를 적층하고, 집적 회로 장치(5)의 접속 파일(4)을 거쳐서 집적 회로(2)를 서로 전기적으로 접속한다. 그래서, 복수의 층 부분으로 이루어지는 집적 회로(2)가 적층된 복수의 집적 회로 장치(5) 내에 형성된다.
그래서, 집적 회로 장치(5)를 다른 집적 회로 장치(5)에 적층할 때, 집적 회로 장치(5)의 접속 파일(4)이 다른 집적 회로 장치(5)의 접속 파일(4)에 직접 접속하지 않는 경우, 다른 집적 회로 장치(5)의 접속 파일(4)은 집적 회로 장치(5)의 실리콘 기판(1)의 이면 상에 배치되는 이산화 실리콘막(13)에 반드시 접촉한다. 이 경우, 이산화 실리콘막(13)이 반드시 집적 회로 장치(5)의 접속 파일(4) 사이에 개재하기 때문에, 접속 파일(4)은 서로 이산화 실리콘막(13)에 의해서 절연된다. 예컨대, 이산화 실리콘막(13)의 두께를 3㎚ 이상으로 하면, 접속 파일(4)끼리 단락하는 것을 확실히 방지할 수 있다.
이상과 같이, 이 실시예 2에 따르면, 박막화된 실리콘 기판(1)의 이면은 도전성을 갖고 있지만, 박막화된 실리콘 기판(1)의 이면 상에 이산화 실리콘막(13)을 형성함으로써, 복수의 접속 파일(4)끼리 직접 접속되지 않도록 위치 결정된 경우, 복수의 접속 파일(4)끼리 단락하는 것을 방지할 수 있어, 집적 회로(2)에 있는 회로와 전기적으로 접속될 예정이 아닌 집적 회로(2)에 있는 회로가 전기적으로 접속되는 것을 방지할 수 있다. 그래서, 집적 회로 장치(5)의 특성을 양호하게 하여, 한층 더 고 집적화를 가능하게 할 수 있다.
이상과 같이, 본 발명에 의하면, 집적 회로 장치를 기판의 주표면 상에 형성된 집적 회로와, 기판의 주표면에 대향하는 이면 상에 형성된 절연체와, 도전성 재료에 의해서 형성되어, 기판, 집적 회로 및 절연체를 관통하도록 형성된 접속 파일을 구비하도록 구성했기 때문에, 적층하는 집적 회로 장치의 상호 접속에 있어서,아래쪽의 집적 회로 장치의 접속 파일은 접속이 필요하지 않은 경우에는, 위쪽의 집적 회로 장치의 절연체에 접촉하기 때문에, 집적 회로 장치의 접속 파일간의 전기적 단락은 발생하지 않는다. 따라서, 위쪽의 집적 회로에 있는 회로와 전기적으로 접속될 예정이 아닌 아래쪽의 집적 회로에 있는 회로가 전기적으로 접속되는 것이 방되어, 집적 회로의 고 집적화를 가능하게 하는 효과가 있다.

Claims (3)

  1. 기판의 주표면 상에 형성된 집적 회로와,
    상기 기판의 주표면에 대향하는 이면 상에 형성된 절연체와,
    도전성 재료에 의해서 형성되고, 상기 기판, 상기 집적 회로 및 상기 절연체를 관통하도록 형성된 접속 파일(connection pile)을 구비한
    집적 회로 장치.
  2. 제 1 항에 있어서,
    절연체의 두께를 3㎚ 이상으로 한 것을 특징으로 하는 집적 회로 장치.
  3. 청구항 1에 기재된 집적 회로 장치를 복수 적층하는 것에 의해 형성된 전자 장치를 구비하고,
    제 1 집적 회로 장치에서의 제 1 접속 파일과 상기 제 1 집적 회로 장치에 인접하는 제 2 집적 회로 장치에서의 제 2 접속 파일을 전기적으로 접속하는 경우에는, 상기 제 1 접속 파일과 상기 제 2 접속 파일이 직접 접속되도록 위치 결정되고,
    상기 제 1 접속 파일과 상기 제 2 접속 파일을 전기적으로 접속하지 않는 경우에는, 상기 제 1 접속 파일과 상기 제 2 접속 파일이 접속되지 않도록 위치 결정되는
    것을 특징으로 하는 전자 장치.
KR1020030051287A 2002-07-30 2003-07-25 집적 회로 장치 및 전자 장치 KR20040011363A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002221706 2002-07-30
JPJP-P-2002-00221706 2002-07-30
JP2003031130A JP2004128440A (ja) 2002-07-30 2003-02-07 集積回路装置および電子デバイス
JPJP-P-2003-00031130 2003-02-07

Publications (1)

Publication Number Publication Date
KR20040011363A true KR20040011363A (ko) 2004-02-05

Family

ID=31190332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030051287A KR20040011363A (ko) 2002-07-30 2003-07-25 집적 회로 장치 및 전자 장치

Country Status (5)

Country Link
US (1) US20040021176A1 (ko)
JP (1) JP2004128440A (ko)
KR (1) KR20040011363A (ko)
CN (1) CN1495891A (ko)
TW (1) TWI227053B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005353911A (ja) * 2004-06-11 2005-12-22 Toshiba Corp 半導体装置
US7544605B2 (en) * 2006-11-21 2009-06-09 Freescale Semiconductor, Inc. Method of making a contact on a backside of a die
US10245682B2 (en) 2015-11-11 2019-04-02 Continental Automotive Systems, Inc. Laser ablation for wirebonding surface on as-cast surface

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5742099A (en) * 1994-09-29 1998-04-21 Intel Corporation Power bus for an integrated circuit including end-to-end arranged segments providing power and ground
US5889302A (en) * 1997-04-21 1999-03-30 Advanced Micro Devices, Inc. Multilayer floating gate field effect transistor structure for use in integrated circuit devices
FR2765398B1 (fr) * 1997-06-25 1999-07-30 Commissariat Energie Atomique Structure a composant microelectronique en materiau semi-conducteur difficile a graver et a trous metallises
US6548901B1 (en) * 2000-06-15 2003-04-15 International Business Machines Corporation Cu/low-k BEOL with nonconcurrent hybrid dielectric interface
JP2002050742A (ja) * 2000-07-31 2002-02-15 Nec Corp 半導体装置およびその製造方法
JP2002110676A (ja) * 2000-09-26 2002-04-12 Toshiba Corp 多層配線を有する半導体装置
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
JP3875568B2 (ja) * 2002-02-05 2007-01-31 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW200402869A (en) 2004-02-16
JP2004128440A (ja) 2004-04-22
TWI227053B (en) 2005-01-21
US20040021176A1 (en) 2004-02-05
CN1495891A (zh) 2004-05-12

Similar Documents

Publication Publication Date Title
US6465892B1 (en) Interconnect structure for stacked semiconductor device
US6573600B2 (en) Multilayer wiring substrate having differential signal wires and a general signal wire in different planes
US4195195A (en) Tape automated bonding test board
US7338892B2 (en) Circuit carrier and manufacturing process thereof
US20080117608A1 (en) Printed circuit board and fabricating method thereof
KR940003010A (ko) 다층 배선 기판, 이 기판을 이용한 반도체 장치 및 다층 배선 기판의 제조방법
KR960026718A (ko) 상호 접속된 표면 금속층을 갖는 전자 모듈 및 그 제조 방법
WO2002019430A3 (en) Hybrid substrate with embedded capacitors and methods of manufacture
WO2006100764A1 (ja) プリント配線基板
US6696133B2 (en) Wiring boards and processes for manufacturing wiring boards
US20030173673A1 (en) Method for distributed shielding and/or bypass for electronic device with three dimensional interconnection
US20080049406A1 (en) Multilayer printed wiring board
KR20190099739A (ko) 인터포저와 이를 포함하는 인쇄회로기판
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
KR910005740A (ko) 다층배선기판 및 이것을 사용하는 반도체집적회로장치
KR20040011363A (ko) 집적 회로 장치 및 전자 장치
JP3252635B2 (ja) 積層電子部品
US7193297B2 (en) Semiconductor device, method for manufacturing the same, circuit substrate and electronic device
US7078311B2 (en) Substrate-embedded capacitor, production method thereof, and circuit board
JP2001102743A (ja) 一枚基板化構造
KR100498470B1 (ko) 적층형 반도체 패키지 및 그 제조방법
CN115066985A (zh) 布线基板
JP6804115B1 (ja) プリント基板
JP3227828B2 (ja) 多層薄膜デバイスと薄膜の接続方法
JP2882085B2 (ja) フィルムキャリア回路基板及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application