JPH03208391A - 混成集積回路部品の構造 - Google Patents
混成集積回路部品の構造Info
- Publication number
- JPH03208391A JPH03208391A JP310490A JP310490A JPH03208391A JP H03208391 A JPH03208391 A JP H03208391A JP 310490 A JP310490 A JP 310490A JP 310490 A JP310490 A JP 310490A JP H03208391 A JPH03208391 A JP H03208391A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- composite
- component
- circuit component
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 claims abstract description 35
- 239000003990 capacitor Substances 0.000 claims abstract description 24
- 239000004020 conductor Substances 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000000696 magnetic material Substances 0.000 claims abstract description 7
- 239000003989 dielectric material Substances 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 4
- 238000010030 laminating Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000000463 material Substances 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、磁性体と導体との積層構造により形成された
複合インダクタと、誘電体と導体との積層構造により形
成された複合コンデンサとを重畳してなる混成集積回路
部品の構造に係り、特に電子部品の搭載構造に関する。
複合インダクタと、誘電体と導体との積層構造により形
成された複合コンデンサとを重畳してなる混成集積回路
部品の構造に係り、特に電子部品の搭載構造に関する。
（従来の技術）
第２図はこの種の従来の混成集積回路部品を示す断面図
であり、磁性体ｌとコイル用導体２とを印刷法等により
積層して複数のインダクタを形成した複合インダクタ３
（なお、複合インダクタ１内にトランスを構成する場合
もあるが、本明細書に３いては、インダクタで代表させ
、トランスについての説明を省略する）と、誘電体４と
電極用導体５とを印刷法等により積層して複数のコンデ
ンサを構成した複合コンデンサ６とを重畳し、この重畳
体を一体化基板として用い、該基板上にトランジスタ、
ＩＣあるいはチップ抵抗等の１個以上の電子部品７Ａ、
７Ｂを搭載してなる。８は積層体の側面に形成した導体
でなる端子電極であり、内蔵するインダクタやコンデン
サあるいは電子部品７Ａ、７Ｂとの間を接続すると共に
、所定の端子電極８かマザー基板（図示せず）に半田付
けされる。９は電子部品７Ａ、７Ｂの端子１０と前記端
子電極８等とを接続する導体パターンである。
であり、磁性体ｌとコイル用導体２とを印刷法等により
積層して複数のインダクタを形成した複合インダクタ３
（なお、複合インダクタ１内にトランスを構成する場合
もあるが、本明細書に３いては、インダクタで代表させ
、トランスについての説明を省略する）と、誘電体４と
電極用導体５とを印刷法等により積層して複数のコンデ
ンサを構成した複合コンデンサ６とを重畳し、この重畳
体を一体化基板として用い、該基板上にトランジスタ、
ＩＣあるいはチップ抵抗等の１個以上の電子部品７Ａ、
７Ｂを搭載してなる。８は積層体の側面に形成した導体
でなる端子電極であり、内蔵するインダクタやコンデン
サあるいは電子部品７Ａ、７Ｂとの間を接続すると共に
、所定の端子電極８かマザー基板（図示せず）に半田付
けされる。９は電子部品７Ａ、７Ｂの端子１０と前記端
子電極８等とを接続する導体パターンである。
（発明か解決しようとする問題点）
このような混成集積回路部品においては、その部品の厚
みＴ３は、基板の厚みＴＩと、電子部品中のうち、最大
厚みを有する・もの７Ａの厚みＴ２との和で決定される
。つまり、電子部品中の最大厚みのもの７Ａの搭！ｉ部
以外の厚み方向のスペースはすべてデッドスペースとな
り、高密度実装を図る上で障害となる。また、部品全体
の厚みＴ３かマサ−基板に搭載されているすべての部品
のうちで最大である場合には、この厚みＴ３かマザー基
板を収容した装置の厚みに影響を与え、薄形化を図る場
合の障害となる。
みＴ３は、基板の厚みＴＩと、電子部品中のうち、最大
厚みを有する・もの７Ａの厚みＴ２との和で決定される
。つまり、電子部品中の最大厚みのもの７Ａの搭！ｉ部
以外の厚み方向のスペースはすべてデッドスペースとな
り、高密度実装を図る上で障害となる。また、部品全体
の厚みＴ３かマサ−基板に搭載されているすべての部品
のうちで最大である場合には、この厚みＴ３かマザー基
板を収容した装置の厚みに影響を与え、薄形化を図る場
合の障害となる。
本発明は、上述した問題点に鑑み、積層体てなる基板上
のデッドスペースを極力少なくして高密度実装を達成す
ると共に、この混成集積回路部品を使用する装置の薄形
化か可能となる混成集積回路部品の構造を提供すること
を目的とする。
のデッドスペースを極力少なくして高密度実装を達成す
ると共に、この混成集積回路部品を使用する装置の薄形
化か可能となる混成集積回路部品の構造を提供すること
を目的とする。
（問題点を解決するための手段）
上記の目的を達成するため、本発明は、磁性体と導体と
の積層構造により形成された複合インタフタと、誘電体
と導体との積層構造により形成された複合コンデンサと
を重畳してなる一体化基板上に、電子部品を搭載してな
る混成集積回路部品において、前記基板の一部に凹部を
設け、該凹部に電子部品を搭載したことを特徴とする。
の積層構造により形成された複合インタフタと、誘電体
と導体との積層構造により形成された複合コンデンサと
を重畳してなる一体化基板上に、電子部品を搭載してな
る混成集積回路部品において、前記基板の一部に凹部を
設け、該凹部に電子部品を搭載したことを特徴とする。
（作用）
本発明は、上述の構造を有するので、積層体でなる基板
上に形成した凹部に、厚みの大きな電子部品を搭載する
か、あるいはすべての電子部品を搭載することにより、
混成集積回路部品の全体の厚みは、積層基板の凹部の厚
みに５凹部に搭載する電子部品の厚みを加えた厚みとな
り、従来より厚みが小となる。
上に形成した凹部に、厚みの大きな電子部品を搭載する
か、あるいはすべての電子部品を搭載することにより、
混成集積回路部品の全体の厚みは、積層基板の凹部の厚
みに５凹部に搭載する電子部品の厚みを加えた厚みとな
り、従来より厚みが小となる。
（実施例）
第１図は本発明による混成集積回路部品の構造の一実施
例を示す断面図であり、第２図と同し符号は同じ機能を
有する部分を示す。本実施例においては、複合インダク
タ３と複合コンデンサ６とか重畳され、複合コンデンサ
６の片側を欠落させることにより、四部１１を形成し、
該凹部１１上に最大の厚みＴ２を有する電子部品７Ａを
搭載している。
例を示す断面図であり、第２図と同し符号は同じ機能を
有する部分を示す。本実施例においては、複合インダク
タ３と複合コンデンサ６とか重畳され、複合コンデンサ
６の片側を欠落させることにより、四部１１を形成し、
該凹部１１上に最大の厚みＴ２を有する電子部品７Ａを
搭載している。
この構成によれば、部品全体の厚みＴ５は、複合インタ
フタ３の厚みＴ４に最大厚みの電子部品７Ａの厚みＴ２
を加えたものとなる。ここて、複合コンデンサ６内のコ
ンデンサ数と機能を従来と同様にするため、複合コンデ
ンサ６の厚みＴＩを凹部１１の形成分たけ第２図に示し
た厚みＴ６より大としても、厚みの小さい他の電子部品
７Ｂの厚みか小さいため、電子部品７Ｂ側の部品全体の
厚みを前記厚み１５以内におさめることができる。従っ
て、部品全体の厚みＴ５を従来の複合コンデンサ６の厚
み１６分たけ小とすることかできる。
フタ３の厚みＴ４に最大厚みの電子部品７Ａの厚みＴ２
を加えたものとなる。ここて、複合コンデンサ６内のコ
ンデンサ数と機能を従来と同様にするため、複合コンデ
ンサ６の厚みＴＩを凹部１１の形成分たけ第２図に示し
た厚みＴ６より大としても、厚みの小さい他の電子部品
７Ｂの厚みか小さいため、電子部品７Ｂ側の部品全体の
厚みを前記厚み１５以内におさめることができる。従っ
て、部品全体の厚みＴ５を従来の複合コンデンサ６の厚
み１６分たけ小とすることかできる。
上記実施例においては、電子部品か複数搭載される例に
ついて、最大厚みを有する電子部品Ａのみを凹部１１に
搭載する例について説明したが、電子部品全部を凹部１
１に搭載しても良い。
ついて、最大厚みを有する電子部品Ａのみを凹部１１に
搭載する例について説明したが、電子部品全部を凹部１
１に搭載しても良い。
また上記実施例においては、複合コンデンサ６の一部を
欠落させて凹部１１を形成した例を示したが、複合コン
デンサ６上に複合インダクタ３か重畳される場合には、
複合インダクタ３の一部を欠落させても良く、また、複
合コンデンサ６あるいは複合インタフタ３の厚み方向の
全体についてこれらを欠落させるのではなく、これらの
途中の深さまで欠落させて四部１１を形成したり、さら
に、複合コンデンサ６と複合インダクタ３の双方にわた
って凹部１１を形成する構造も採用可能である。
欠落させて凹部１１を形成した例を示したが、複合コン
デンサ６上に複合インダクタ３か重畳される場合には、
複合インダクタ３の一部を欠落させても良く、また、複
合コンデンサ６あるいは複合インタフタ３の厚み方向の
全体についてこれらを欠落させるのではなく、これらの
途中の深さまで欠落させて四部１１を形成したり、さら
に、複合コンデンサ６と複合インダクタ３の双方にわた
って凹部１１を形成する構造も採用可能である。
また、本発明は、複合インダクタ３と複合コンデンサ６
とかそれぞれ１つずつ設けられる場合のみならず、いず
れかまたは双方が２つ以上重畳される場合にも適用でき
る。また、凹部１１の形状も実施例のような段状をなす
場合のみならず、２方ないしは４方か壁面に囲まれたよ
うな凹部の形状としても良い。また、表面あるいは裏面
に抵抗層を形成したものにも本発明を適用できる。さら
に本発明は、積層体の裏面側のみあるいは表裏面に電子
部品を搭載する場合にも適用できる。
とかそれぞれ１つずつ設けられる場合のみならず、いず
れかまたは双方が２つ以上重畳される場合にも適用でき
る。また、凹部１１の形状も実施例のような段状をなす
場合のみならず、２方ないしは４方か壁面に囲まれたよ
うな凹部の形状としても良い。また、表面あるいは裏面
に抵抗層を形成したものにも本発明を適用できる。さら
に本発明は、積層体の裏面側のみあるいは表裏面に電子
部品を搭載する場合にも適用できる。
（発明の効果）
本発明によれば、複合インダクタと複合コンデンサの重
畳体の一部に凹部を設け、その凹部に電子部品を搭載す
る構造としたので、部品全体の厚みを小とすることかで
き、積層体でなる基板上のデッドスペースか少なくなり
、高密度実装化か可能となる。また、混成集積回路部品
を使用する装置の薄形化か可能となる。
畳体の一部に凹部を設け、その凹部に電子部品を搭載す
る構造としたので、部品全体の厚みを小とすることかで
き、積層体でなる基板上のデッドスペースか少なくなり
、高密度実装化か可能となる。また、混成集積回路部品
を使用する装置の薄形化か可能となる。
第１図は本発明による混成集積回路部品の一実施例を示
す断面図、第２図は従来の混成集積回路部品の構造を示
す断面図である。 ｌ：磁性体、２：コイル用導体、３：複合インダクタ１
４：誘電体、５：電極用導体、６：複合コンデンサ、７
Ａ、７Ｂコ電子部品、８：端子電極、９：導体パターン
、ｌＯ：端子、ｌｌ：凹部
す断面図、第２図は従来の混成集積回路部品の構造を示
す断面図である。 ｌ：磁性体、２：コイル用導体、３：複合インダクタ１
４：誘電体、５：電極用導体、６：複合コンデンサ、７
Ａ、７Ｂコ電子部品、８：端子電極、９：導体パターン
、ｌＯ：端子、ｌｌ：凹部
Claims (1)
- 磁性体と導体との積層構造により形成された複合イン
ダクタと、誘電体と導体との積層構造により形成された
複合コンデンサとを重畳し、該重畳体を一体化基板とし
て用い、該基板上に電子部品を搭載してなる混成集積回
路部品において、前記基板の一部に凹部を設け、該凹部
に電子部品を搭載したことを特徴とする混成集積回路部
品の構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003104A JP2980629B2 (ja) | 1990-01-10 | 1990-01-10 | 混成集積回路部品の構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003104A JP2980629B2 (ja) | 1990-01-10 | 1990-01-10 | 混成集積回路部品の構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03208391A true JPH03208391A (ja) | 1991-09-11 |
| JP2980629B2 JP2980629B2 (ja) | 1999-11-22 |
Family
ID=11548043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003104A Expired - Fee Related JP2980629B2 (ja) | 1990-01-10 | 1990-01-10 | 混成集積回路部品の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2980629B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831833A (en) * | 1995-07-17 | 1998-11-03 | Nec Corporation | Bear chip mounting printed circuit board and a method of manufacturing thereof by photoetching |
| US6075211A (en) * | 1995-09-14 | 2000-06-13 | Nec Corporation | Multi-layered printed wiring board |
| US6111479A (en) * | 1997-03-03 | 2000-08-29 | Nec Corporation | Laminate printed circuit board with a magnetic layer |
| JP2007504643A (ja) * | 2003-09-02 | 2007-03-01 | コミツサリア タ レネルジー アトミーク | 高インピーダンス基板 |
-
1990
- 1990-01-10 JP JP2003104A patent/JP2980629B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5831833A (en) * | 1995-07-17 | 1998-11-03 | Nec Corporation | Bear chip mounting printed circuit board and a method of manufacturing thereof by photoetching |
| US6075211A (en) * | 1995-09-14 | 2000-06-13 | Nec Corporation | Multi-layered printed wiring board |
| US6111479A (en) * | 1997-03-03 | 2000-08-29 | Nec Corporation | Laminate printed circuit board with a magnetic layer |
| JP2007504643A (ja) * | 2003-09-02 | 2007-03-01 | コミツサリア タ レネルジー アトミーク | 高インピーダンス基板 |
| JP4901473B2 (ja) * | 2003-09-02 | 2012-03-21 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 高インピーダンス基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2980629B2 (ja) | 1999-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2598940B2 (ja) | Ｌｃ複合部品 | |
| US5604328A (en) | Multilayer electronic component | |
| JPH10289837A (ja) | 積層電子部品 | |
| JPH06163270A (ja) | 多層基板 | |
| JP2003243556A (ja) | 積層型基板装置 | |
| JP2004064052A (ja) | ノイズ遮蔽型積層基板とその製造方法 | |
| JPH03208391A (ja) | 混成集積回路部品の構造 | |
| JP3252635B2 (ja) | 積層電子部品 | |
| JP4616016B2 (ja) | 回路配線基板の製造方法 | |
| JPH0738262A (ja) | プリント基板 | |
| JP2656585B2 (ja) | 集積回路部品とその実装構造 | |
| US6597056B1 (en) | Laminated chip component and manufacturing method | |
| JPH066494Y2 (ja) | プリントコイルトランス | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JP2665094B2 (ja) | 多層基板 | |
| JPH04118987A (ja) | チップ部品の実装方法 | |
| JP2002025823A (ja) | チップ部品 | |
| JP4046246B2 (ja) | 回路基板にコイルの磁路を設けた回路 | |
| JP2542630Y2 (ja) | 多層プリント配線基板 | |
| JPH02114697A (ja) | 混成集積回路装置 | |
| JPH11283835A (ja) | チップインダクタ | |
| JP3309523B2 (ja) | 複合電子部品 | |
| JP3160856B2 (ja) | Ｉｃ実装用インダクタ部品 | |
| JPH0534139Y2 (ja) | ||
| JPS63276211A (ja) | 電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |