JPH04116104U - 多層絶縁基板 - Google Patents

多層絶縁基板

Info

Publication number
JPH04116104U
JPH04116104U JP1899891U JP1899891U JPH04116104U JP H04116104 U JPH04116104 U JP H04116104U JP 1899891 U JP1899891 U JP 1899891U JP 1899891 U JP1899891 U JP 1899891U JP H04116104 U JPH04116104 U JP H04116104U
Authority
JP
Japan
Prior art keywords
layer
insulating substrate
resistor
resistance
inner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1899891U
Other languages
English (en)
Inventor
弥 桑山
Original Assignee
アイシン精機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アイシン精機株式会社 filed Critical アイシン精機株式会社
Priority to JP1899891U priority Critical patent/JPH04116104U/ja
Publication of JPH04116104U publication Critical patent/JPH04116104U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

(57)【要約】 多層絶縁基板 【目的】多層絶縁基板の内層に形成される抵抗のトリミ
ングを表層で行いえるようにした。 【構成】各層にわたって抵抗形成するようにした多層絶
縁基板において、1つの抵抗素子を内層絶縁基板側の内
層抵抗と表層絶縁基板側の表層抵抗に分けて形成したも
のである。 【効果】内層絶縁基板側の内層抵抗と表層絶縁基板側の
表層抵抗に分けることで、表層にスペースが生じ、実装
密度が高まる。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、各層にわたって抵抗等の回路素子を形成するようにした多層 絶縁基板に関する。
【0002】
【従来の技術】
近時、絶縁基板を複数積み重ねて構成された多層絶縁基板に、印刷により 厚膜抵抗を各層にわたって形成する実装が行われている。 ところで、印刷により形成する厚膜抵抗は定数のばらつきが大きく、形成後に トリミングによって定数補正が必須であるため、上記のように多層絶縁基板の各 層にわたって素子を形成する実装工程では、絶縁基板ごとに定数の補正作業を行 ったのちに多層化するという煩雑な作業を行っている。
【0003】 また、1枚の絶縁基板に素子層,配線導体層及び絶縁層を繰返し形成する多層 厚膜基板でも、多層化後に内層抵抗のトリミングを行うことは絶縁層の破壊を引 き起こすため、各層ごとにトリミングを行っている。しかし、上層絶縁層はトリ ミング後の内層抵抗の上に形成されるため、上層絶縁層の形成時の熱処理によっ てトリミング済内層抵抗の抵抗値が変化してしまう。また、上層絶縁層を形成後 に、その上層絶縁層の上からトリミングを行う方法は、内層抵抗を直接にトリミ ングする場合に比し、強力なレザー光のパワーを必要とするとともに、その上に は更に素子層を形成できない。さらに、上層絶縁層で内層抵抗が覆われているた め、レーザー光の照射位置を正確に決定できない。
【0004】
【考案が解決しようとする課題】
以上のような煩雑さを回避するため、厚膜抵抗は上層の絶縁基板或いは絶 縁層のみに形成することが考えられるが、回路素子が表面に集中して実装密度を 低下させるとともに、回路パターンが制約を受け、配線導体が複雑化してしまう という欠点があった。
【0005】 なお、平1−290285号の公開公報には、絶縁基板の上に印刷,焼成を繰 り返して多層厚膜による高密度実装を行う場合に、内層抵抗の一部が表層に現れ るようにクロス形成し、表層に現れた部分をトリミングする技術が開示されてい る。しかし、このような方法は、表層に形成した抵抗の形状,面積によって内層 に形成する抵抗の形状,面積を変化させなければならないという制約が生じると ともに、その制約によって実装密度の低下を免れない。
【0006】 本考案は、表層の抵抗をトリミングすることにより内層の抵抗をトリミングし たことになるとともに、内層の抵抗と表層の抵抗との面積,形状の制約のない多 層絶縁基板の提供を目的とする。
【0007】
【課題を解決するための手段】
本考案は、1以上の内層絶縁基板及び該内層絶縁基板の表層に貼設された 表層絶縁基板と、前記内層絶縁基板及び前記表層絶縁基板に分かれて形成され、 表層絶縁基板側をトリミングに使用するようにした内層抵抗及び表層抵抗と、前 記内層抵抗と表層抵抗とを接続する配線導体とを具備する。
【0008】
【作用】
絶縁基板に印刷形成する抵抗をトリミングする場合、その抵抗の全面積に ついて加工する必要はない。そこで、本考案は、トリミング用の抵抗部分と抵抗 主体部とに分け、抵抗主体部は内層絶縁基板に内層抵抗として形成し、トリミン グ用の抵抗部分は表層抵抗として表層絶縁基板の上に形成することで、多層化後 に、表層絶縁基板の上に形成したトリミング用の抵抗部分に対して定数補正を行 うようにした。
【0009】
【実施例】
以下、本考案を図示の具体例によって詳細に説明する。 図1及び図2は本考案に係る多層絶縁基板の一実施例を示し、図1は全体斜視 図、図2は断面図である。 本実施例は、図1に示すように、二枚の内層絶縁基板1,1の上層に表層絶縁 基板2を貼設した三層の多層構造をしている。表層絶縁基板2の上には、表層配 線導体3及びその上層に表層抵抗4が形成されるとともに、チップ部品5がマウ ントされている。表層抵抗4及びチップ部品5は、表層配線導体3のパターン部 3pを幅広に形成した接続ランド3a,3bに両端が接続される。ただし、チッ プ部品5の場合は半田付けによって接続されている。表層抵抗3の両端を接続し た接続ランド3a,3bのうち、一方の接続ランド3bは、図2に示すように、 例えばスルーホール接続手段によって内層絶縁基板1の上に形成された内層配線 導体6の同様に幅広を呈した接続ランド6aと接続されている。他方の接続ラン ド3aは、パターン部3pとは切断され、独立の導体を構成している。
【0010】 一方、上記接続ランド6aは、内層絶縁基板1の上に形成された内層抵抗7の 一端と接続される。内層抵抗7の他端は、接続ランド6aに対応する接続ランド 6bと接続され、該接続ランド6bは、上記表層の接続ランド3a,3bとは異 なる電位を導く表層の接続ランド3cと接続されている。 このような構成による多層絶縁基板では、表層抵抗4と内層抵抗7とが、図3 に示すように、表層配線導体3の接続ランド3aと3cとの間に、直列に接続さ れた1つの抵抗素子8として機能する。したがって、表層抵抗4をトリミング用 の抵抗部として使用し、内層抵抗7は当該抵抗素子がもつ大部分の抵抗値を受け 持つ主体部として使用して、多層化後に、表層抵抗4に対してトリミングを行う ことで、接続ランド3aと3c間の抵抗素子8を必要な抵抗値に補正することが できる。しかも、表層抵抗4は、抵抗素子8の抵抗値の大部分を受け持つ必要が ないため、面積を小さくすることができ、それだけ、表層絶縁基板2の上にスペ ースができ、他の回路素子をマウントすることができて、実装密度の高揚を図る ことができる。
【0011】 図4は本考案の他の実施例を示す。この実施例は、表層絶縁基板2を両面基板 とし、内層絶縁基板1と対面する裏面に形成した裏面配線導体9,9と表層に形 成した接続ランド3a′,3b′とをスルーホール接続手段にて接続し、接続ラ ンド3a′,3b′との間にトリミング用の抵抗部となる表層抵抗4を接続して いる。また、内層絶縁基板2も両面基板とし、その表層基板2に対面する側に形 成した内層配線導体10,10と反対側の内層配線導体11,11とをスルーホ ール接続手段にて接続し、上記内層配線導体11,11との間に主体部となる内 層抵抗7を接続している。表層絶縁基板2側の内層配線導体10,10と内層絶 縁基板1側の内層配線導体11,11とは、該表層絶縁基板2と内層絶縁基板1 とを接合する際、例えば導電性接着材にて接続される。
【0012】 この実施例の場合、表層抵抗4と内層抵抗7は、図5に示すように並列接続と なって並列抵抗素子8′として機能し、表層抵抗4によって、その抵抗値を補正 することができ、図1の実施例と同様に、多層化後のトリミングが可能となると ともに、実装密度を高めることができる。 上記のような表層抵抗と内層抵抗とは、表層絶縁基板2とその隣接する内層絶 縁基板に形成するとは限らず、第3層或いは更に多層の場合、これより深層基板 との関に形成してもよい。
【0013】 なお、平1−290285号の公開公報は、表層に形成する抵抗と内層に形成 する抵抗とは、それぞれ別々の抵抗であり、本考案による内層抵抗と表層抵抗と は異なる。
【0014】
【考案の効果】
以上述べたように本考案によれば、表層絶縁基板に形成した抵抗のみにト リミングするだけで、素子定数の補正が可能となるとともに、表層の抵抗と内層 の抵抗との面積及び形状の制約がなく、占有面積を小さくすることができて実装 密度の向上に寄与する効果がある。
【図面の簡単な説明】
【図1】本考案に係る多層絶縁基板の一実施例を示す斜
視図
【図2】図1に示す実施例の断面図
【図3】図1に示す実施例の作用を説明する回路図
【図4】本考案の他の実施例を示す断面図
【図5】図4に示した実施例の作用を説明する回路図
【符号の説明】
1─内層絶縁基板、2─表層絶縁基板、3─表層配線導
体、3a,3b,3a′,3b′,3c─接続ランド、
4─表層抵抗、6─内層配線導体、6a─接続ランド、
7─内層抵抗。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】 1以上の内層絶縁基板及び該内層絶縁基
    板の表層に貼設された表層絶縁基板と、前記内層絶縁基
    板及び前記表層絶縁基板に分かれて形成された一つの抵
    抗素子であって、表層絶縁基板側をトリミングに使用す
    るようにした内層抵抗及び表層抵抗と、前記内層抵抗と
    表層抵抗とを接続する配線導体とを具備することを特徴
    とする多層絶縁基板。
JP1899891U 1991-03-27 1991-03-27 多層絶縁基板 Pending JPH04116104U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1899891U JPH04116104U (ja) 1991-03-27 1991-03-27 多層絶縁基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1899891U JPH04116104U (ja) 1991-03-27 1991-03-27 多層絶縁基板

Publications (1)

Publication Number Publication Date
JPH04116104U true JPH04116104U (ja) 1992-10-16

Family

ID=31905362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1899891U Pending JPH04116104U (ja) 1991-03-27 1991-03-27 多層絶縁基板

Country Status (1)

Country Link
JP (1) JPH04116104U (ja)

Similar Documents

Publication Publication Date Title
US5635670A (en) Multilayer electronic component
US7660132B2 (en) Covered multilayer module
JPH08125342A (ja) フレキシブル多層配線基板とその製造方法
EP0574206A2 (en) Multilayer printed circuit board and method for manufacturing the same
JP2004064052A (ja) ノイズ遮蔽型積層基板とその製造方法
JPH08228064A (ja) プリント回路基板
JPH04340795A (ja) プリント配線板
JPH04116104U (ja) 多層絶縁基板
JP2712295B2 (ja) 混成集積回路
JP3913094B2 (ja) 厚膜多層配線基板
JP2665094B2 (ja) 多層基板
JPH0680964B2 (ja) ストリップラインを有する回路装置
JP2004327605A (ja) プリント基板の接続構造
JPS59119794A (ja) 混成厚膜集積回路
JPH02114697A (ja) 混成集積回路装置
JP3423445B2 (ja) 積層部品及びその製造方法
US6608257B1 (en) Direct plane attachment for capacitors
JPH045280B2 (ja)
JPH06314885A (ja) プリント多層配線基板モジュール
JPH0832241A (ja) セラミック多層基板に形設される抵抗素子及びその形成方法
JPS6314490A (ja) プリント配線板およびその製造方法
JP2568044Y2 (ja) 電子部品
JPH0553268U (ja) 多層印刷基板ユニット
JPH05259592A (ja) プリント配線基板
JPS6362396A (ja) スル−ホ−ルを有した基板構造