CN211457878U - 一种封装屏蔽结构及电子设备 - Google Patents

一种封装屏蔽结构及电子设备 Download PDF

Info

Publication number
CN211457878U
CN211457878U CN201920239594.XU CN201920239594U CN211457878U CN 211457878 U CN211457878 U CN 211457878U CN 201920239594 U CN201920239594 U CN 201920239594U CN 211457878 U CN211457878 U CN 211457878U
Authority
CN
China
Prior art keywords
grounding
ground
substrate
layer
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920239594.XU
Other languages
English (en)
Inventor
王惠娟
蔡锦森
胡彬
孔博
肇天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201920239594.XU priority Critical patent/CN211457878U/zh
Application granted granted Critical
Publication of CN211457878U publication Critical patent/CN211457878U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本申请提供了一种封装屏蔽结构及电子设备,该屏蔽封装结构包括基板,基板内设置有至少两个层叠的第一接地层,基板的一表面设置有第二接地层;该第二接地层上设置有沿基板边沿排布的接地焊盘;此外,该基板内设置有将上述相邻的接地层电连接的接地孔,该接地孔环绕板体排列成一圈,且相邻的接地孔的间距小于设定距离,从而接地孔能够形成良好的法拉第电笼;该基板的另一表面设置有器件,该器件上还设置有封装器件的封装层;此外,还包裹封装层的屏蔽层,该屏蔽层延伸至基板并与第一接地层电连接。在上述方案中,通过设置的接地孔来降低接地电阻,提高屏蔽层的电磁屏蔽效果;通过设置的第二接地层及接地焊盘避免基板底部的电磁干扰,提高屏蔽效果。

Description

一种封装屏蔽结构及电子设备
技术领域
本申请涉及到移动终端技术领域,尤其涉及到一种封装屏蔽结构及电子设备。
背景技术
随着SiP(System-in-Package,系统级封装)技术的发展和手机小型化的需求,采用封装技术将有源模组和无源器件在封装层面形成一个系统的集成,来增加器件集成度,从而减小PCB板上器件面积和提升PCB的集成度和简洁化。大量采用SiP来做定制化模块也是当前手机小型化的一项重要方式。SIP屏蔽的接地方式和结构非常重要,需要保证屏蔽层与基板的地形成良好的法拉第电笼,来形成良好电磁屏蔽,但是现有技术中的系统级封装的接地效果不太理想,导致电磁屏蔽效果较差。
实用新型内容
本申请提供了一种封装屏蔽结构及电子设备,用以提高封装屏蔽结构的电磁屏蔽效果。
第一方面,提供了一种封装屏蔽结构,该封装屏蔽结构包括一个基板,以及设置在该基板上的器件,在设置器件时,该器件被封装层封装,并且通过屏蔽层包裹,为了改善该封装屏蔽结构的屏蔽效果。在本申请提供的基板中改善了接地的效果。为方便描述定义了基板的两个相对的表面:第一表面及第二表面;其中,器件设置在基板的第一表面上;而基板的第二表面设置有环绕所述基板的边沿的第二接地层,所述第二接地层上设置有至少一圈沿所述基板边沿排布的接地焊盘;此外,在基板内还设置了至少两个层叠的第一接地层,并且该接第一地层环绕基板的边沿设置,在屏蔽层包裹封装层时延伸到基板时延伸到基板的部分与第一接地层电连接,从而完成接地,为降低接地电阻,在该基板内还设置有多个接地孔,且接地孔沿基板边沿排布,并分成多层设置。其中处于同一层且相邻的接地孔之间的间距小于设定距离,从而接地孔能够形成良好的法拉第电笼,提高屏蔽层的电磁屏蔽效果。此外,相邻的第一接地层、以及所述第二接地层及与第二接地层相邻的第一接地层通过接地孔电连接,从而使得接地孔将第一接地层及第二接地层中相邻的两个接地层电连接,降低了接地电阻。此外,通过设置的第二接地层及至少一圈接地焊盘避免基板底部的电磁干扰,提高屏蔽效果。
其中的设定距离为300μm。
在具体设置屏蔽层时,该屏蔽层延伸到基板的部分可以与第一接地层及第二接地层分别电连接,从而增大屏蔽层与接地层之间的连接面积,降低接地电阻,并且提高在基板底部的屏蔽效果。
在具体设置接地孔时,不同层的接地孔之间交错设置,从而改善接地效果。
在具体设置接地孔时,上述多个接地孔包括内壁外露在所述基板的侧面的部分接地孔,在屏蔽层延伸到基板的侧面时,该屏蔽层与部分接地孔电连接,以增大屏蔽层与接地层的连接面积,进而提高屏蔽效果。其中上述中的内壁外露在所述基板的侧面的部分接地孔为一个完整的接地孔被切割后形成的结构。
在具体设置接地孔时,该接地孔包括第一接地孔及第二接地孔,其中,第一接地孔的直径大于第二接地孔的直径。其中可以采用第一接地孔及第二接地孔中至少一个接地孔为被切割的部分接地孔,以增大屏蔽层与接地层的连接面积,进而提高屏蔽效果。
在具体设置第一接地孔及第二接地孔时,该第一接地孔与第二接地孔交替排列,以增大屏蔽层与接地层的连接面积,进而提高屏蔽效果。
此外,所述第一接地孔的中心到所述基板的侧面的垂直距离与所述第二接地孔的中心到所述基板的侧面的垂直距离不同。以增大屏蔽层与接地层的连接面积,进而提高屏蔽效果。
在具体设置接地孔时,所述接地孔包括相对所述基板边沿倾斜排列的多排接地孔。并且每排接地孔中包括被切割后外露在基板的侧面的部分接地孔;以增大屏蔽层与接地层的连接面积,进而提高屏蔽效果。
在一个具体的可实施方案中,该基板的至少一个侧面上设置有第一应力释放区。从而降低基板在切割后的应力集中。
在一个具体的可实施方案中,接地孔在设置时位于第一应力释放区的两侧。
在一个具体的可实施方案中,该基板的至少一个边角上设置有第二应力释放区。通过在基板的边角设置第二应力释放区降低切割后的应力。
在一个具体的实施方案中,该至少一圈接地焊盘之间通过铜走线电连接。从而降低屏蔽层的接地电阻,提高屏蔽效果。
在一个具体的实施方案中,接地孔的直径为大于或等于50μm,小于或等于300μm。从而保证具有良好的导电效果。
在接地孔包括直径不同的第一接地孔及第二接地孔时,第一接地孔的直径大于或等于100μm,小于或等于300μm;而第二接地孔的直径大于或等于50μm,小于或等于150μm。
第二方面,提供了一种电路板,该电路板为未被切割的基板,且电路板的边沿具有切割区域,沿该切割区域切割电路板后得到上述的封装屏蔽结构中的基板。该电路板包括板体,所述板体包括相对设置的第一表面及第二表面;其中,所述第一表面用于设置器件;在具体设置电路板时,板体内层叠设置有至少两个接地层;所述板体的第二表面设置有第二接地层,所述第二接地层上设置有至少一圈位于所述板体边沿的接地焊盘;所述板体内还设置有多个接地孔,且所述的接地孔沿板体的边沿排布,且分成多层;该接地孔用于连接接地层,其中相邻的第一接地层、所述第二接地层和与之相邻的第一接地层通过接地孔电连接。此外,处于同一层且相邻的接地孔之间的间距小于设定距离;处于同一层的接地孔中包含至少一个接地孔部分位于所述切割区域外;以使得在沿切割区域切割电路板后得到的基板中的相邻的接地层之间可通过接地孔电连接。并且使得存在基板上且处于同一层的接地孔之间的距离小于设定距离,以保证在基板上设置屏蔽层时,能够形成良好的法拉第电笼,提高屏蔽层的电磁屏蔽效果。
在具体设置接地孔时,每个基板对应的每层接地孔之间的间距小于等于1/20屏蔽的波长,以保证屏蔽的效果。该设定距离时,在具体设置时,通过采用将设定距离设定成为300μm,即每个基板对应的每层接地孔之间的间距小于300μm,从而可以提高在设置屏蔽层时的屏蔽效果。
在具体设置每层接地孔时,所述接地孔至少一个接地孔部分位于所述切割区域内。从而保证在切割时,能够有接地孔被切割到,增大被切割后的基板侧面金属外露的面积,进而提高屏蔽层在接地时的电连接面积,降低接地电阻,提高屏蔽效果。
在具体设置时,多个接地孔中至少包含一个接地孔距离电路板的侧面的距离小于100μm。从而保证在切割时能够有接地孔被切割到。
在具体设置接地孔时,所述接地孔中包含第一接地孔,以及第二接地孔,所述第一接地孔的直径大于所述第二接地孔的直径。保证电路板在被切割时,至少有部分的接地孔外露。
在具体设置接地孔时,所述第一接地孔与所述第二接地孔交替排列。保证电路板在被切割时,至少有部分的接地孔外露。
在具体设置接地孔时,所述第一接地孔的中心到所述板体侧边的垂直距离与所述第二接地孔的中心到所述板体侧边的垂直距离不同。
在具体设置接地孔时,所述接地孔包括相对所述板体侧边倾斜的多排接地孔。保证电路板在被切割时,至少有部分的接地孔外露。
在具体设置板体时,所述板体上具有与基板的至少一个侧壁对应的第一应力释放区。从而降低板体上的应力。如在一个具体的实施方案中,基板的每个侧壁均对应一个第一应力释放区,且第一应力释放区位于板体侧壁的中间位置。
在具体设置板体时,所述板体上具有与基板的至少一个边角对应的第二应力释放区。如在一个具体的实施方案中,每个边角均对应一个第二应力释放区。
在具体设置接地焊盘时,所述至少一圈接地焊盘之间通过铜走线电连接。
在一个具体的实施方案中,接地孔的直径为大于或等于50μm,小于或等于300μm。从而保证具有良好的导电效果。
在接地孔包括直径不同的第一接地孔及第二接地孔时,第一接地孔的直径大于或等于100μm,小于或等于300μm;而第二接地孔的直径大于或等于50μm,小于或等于150μm。
第三方面,提供了一种电子设备,该电子设备包括上述的封装屏蔽结构。在基板内通过设置至少两层接地孔,且接地孔沿基板边沿排布,并连接至少两层第一接地层及第二接地层中相邻的两个接地层,以通过设置的接地孔来降低接地电阻,且相邻的接地孔之间的间距小于设定距离,从而接地孔能够形成良好的法拉第电笼,提高屏蔽层的电磁屏蔽效果。此外,通过设置的第二接地层及至少一圈接地焊盘避免基板底部的电磁干扰,提高屏蔽效果。
附图说明
图1为本申请实施例提供的电路板的结构示意图;
图2为本申请实施例提供的电路板的仰视图;
图3为本申请实施例提供的另一电路板的仰视图;
图4为本申请实施例提供的另一电路板的仰视图;
图5为本申请实施例提供的另一电路板的仰视图;
图6为本申请实施例提供的另一电路板的仰视图;
图7为本申请实施例提供的另一电路板的仰视图;
图8为本申请实施例提供的屏蔽封装结构的结构示意图;
图9为本申请实施例提供的另一种屏蔽封装结构的结构示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请作进一步地详细描述。
为了方便理解本申请实施例提供的封装屏蔽结构,首先说明一下其应用场景,该封装屏蔽结构,可以应用于手机、穿戴、平板等电子数码产品的带共性屏蔽或者分腔屏比的SIP或者非SIP封装中。如手机中的电源模块,射频模块等。在使用时,需要在电路板上设置器件,之后通过屏蔽层将该器件进行封装,在实现屏蔽时,需要将屏蔽层进行接地,在封装屏蔽结构使用时,可能在电路板的侧壁或者电路板的表面存在信号干扰,为了提高屏蔽层的屏蔽效果,本申请实施例提供了一种屏蔽封装结构,下面结合附图对该屏蔽封装结构进行详细的说明。
对于本申请实施例提供的封装屏蔽结构来说,在制备时,首先制备一个电路板之后在电路板上封装器件,之后再将电路板进行切割形成封装屏蔽结构中的基板,为了方便理解该基板,下面先说明一下该基板在未被切割前的电路板的结构。
如图1及图2中所示,图1示出了电路板的结构示意图,而图2示出了电路板的仰视图(由图1所示的电路板的结构示意图的下方向上看的方向)。首先参考图1,在本申请实施例提供的电路板的边沿具有切割区域70,该切割区域70为切刀切割在所述电路板上的位置,由于切刀的厚度以及在切割时存在的误差,使得该切割区域70具有一定的宽度。由图2可以看出,电路板上各个边沿的切割区域70连成一个环形,在图2中所示的切割区域70为粗实线与虚线包围的区域。对电路板进行切割时,切割区域70会被切割掉,且一并参考图1,在电路板包含有多层时,各层与切割区域70对应的结构都被切割掉。且电路板切割后形成的结构即为封装屏蔽结构中的基板。
继续参考图1及图2,该电路板包括一个板体10,且该板体10具有两个相对设置的表面,分别为第一表面11以及第二表面12。其中的第一表面11用于承载器件,在设置器件时,器件固定在第一表面11上,具体的可以通过焊接或者粘接的方式将所述器件固定在所述第一表面上,并在固定后,器件与电路板上的电路进行电连接。而第二表面12用于设置焊盘,设置在第二表面12的焊盘如图2所示,图2中示出了基板对应的焊盘的分布示意图,该焊盘按照功能可以分为接地焊盘20以及信号焊盘60,其中的接地焊盘20至少包含有一圈,且至少一圈接地焊盘20环绕板体10的边沿设置,且在设置时,上述的接地焊盘20位于切割区域70外,以保证在切割后接地焊盘能够留在基板上。在图2所示的结构中,接地焊盘20为一圈,并且该一圈接地焊盘20包括多个间隔排列的接地焊盘20,在具体设置该多个接地焊盘20时,既可以如图2所示的等间距排列,也可以采用非等间距的排列方式进行设置。但是应当理解的是,无论采用哪种方式,本申请实施例提供的接地焊盘20不限定为一圈,还可以为两圈、三圈等不同的圈数,在第二表面12上的空间足够时,可以增加不同圈数的接地焊盘20。此外,该第二表面12设置一圈环绕基板的第二接地层50,该第二接地层50环绕板体10的边沿设置,并且至少一圈接地焊盘20设置在该第二接地层50上并与该第二接地层50电连接。此时,至少一圈接地焊盘20之间通过上述的第二接地层50电连接。在制备封装屏蔽结构时,屏蔽层与该第二接地层50进行电连接,在基板的第二表面12出现信号干扰时可以通过设置的第二接地层50避免第二表面12上的电磁干扰。同时,通过设置的至少一圈接地焊盘20进行接地,提高了接地的效果。相比与现有技术中的基板的底部焊盘为了方便出线,很多强信号源分布在基板底部的四周,这样容易出现信号干扰,而本申请实施例提供的基板将焊盘的底部一圈焊盘设置为接地焊盘20,同时接地焊盘20周围设置一层第二接地层50,将干扰源限制在封装的中心,形成了良好的电磁屏蔽。此外,为使接地焊盘20具有等地效果,在设置时将至少一圈接地焊盘20进行电连接,具体可以通过在第二表面12设置铜走线(图中未示出),通过铜走线将接地焊盘20电连接;当然也可以采用其他的已知的导电体进行电连接,从而使得多个接地焊盘20可以等地,进而提高接地的效果。
在第二表面12上具体设置第二接地层50时,可以根据需要进行设置,既可以铺设到第二表面12的边沿,在切割成基板后,第二接地层50可以外露在基板的侧面,这样在制备封装屏蔽结构时屏蔽层可以与第二接地层50电连接。当然也可以采用第二接地层50到第二表面12的边沿具有一定的距离,此时制备封装屏蔽结构时,屏蔽层与第二接地层50不直接电连接,两者之间具有一定的间隙。但是应当注意的是,该间隙应该小于300微米(μm),以避免信号泄漏,保证屏蔽的效果。
该电路板除了包含上述设置在第二表面12的第二接地层50外,还包括多个位于板体10内的第一接地层30,且该第一接地层30环绕板体10的边沿设置且延伸到切割区域70外,以保证在切割形成后的基板中会存在第一接地层30。为了提高接地效果,在板体10内设置了多层第一接地层,并将多个第一接地层30进行了电连接。在连接多层第一接地层30时,多个第一接地层30之间通过接地孔40进行电连接。继续参考图1,由图1可以看出,在板体10内设置了多个接地孔40,且多个接地孔40沿板体10的厚度方向(第一表面11指向第二表面12的方向)排列成多层,每层接地孔40指的是介于两个接地层之间(两个第一接地层30之间或第一接地层30和第二接地层50之间)的接地孔,其中每层接地孔40电连接相邻的两个第一接地层30,此外,在第一接地层30与第二接地层50电连接时,也是通过设置的接地孔40来连接的,即设置的相邻的第一接地层30、第二接地层50与之相邻的第一接地层30均通过接地孔40电连接。此外,对于每层接地孔来说,其包含多个接地孔,以降低连接的两个接地层之间的电阻,提高等地效果。并且为了保证在电路板被切割成基板后,基板上的相邻的接地层之间会有接地孔40电连接,在设置每层接地孔40时,处于同一层的接地孔40中至少设置了一个接地孔40部分位于切割区域70外,以使得在切割区域70被切割掉时,可以至少有接地孔40能够连接相邻的接地层(相邻的第一接地层30、第二接地层50与之相邻的第一接地层30)。同时,为了保证相邻的接地层之间的连接效果,在具体设置接地孔时,本申请实施例提供的接地孔的直径大于或等于50μm,小于或等于300μm。如在具体设置时,该接地孔的直径为50μm、100μm、150μm、200μm、250μm、300μm等不同大小的直径。
此外在设置每层接地孔40时,处于同一层的多个接地孔40沿板体10的边沿排列成一圈,并且相邻的接地孔40之间的距离小于设定距离,以保证在基板上设置屏蔽层时,能够形成良好的法拉第电笼,提高屏蔽层的电磁屏蔽效果。在具体设置该距离时,该设定距离间距为1/20屏蔽的波长,以保证屏蔽的效果。对于其实际尺寸为:设定距离设定成为300μm,即每个基板对应的每层接地孔40之间的间距小于300μm,从而可以提高在设置屏蔽层时的屏蔽效果。
此外,为了提高接地层的接地效果,在具体设置不同层的接地孔40时,不同层的接地孔40可以采用交错设置或者不交错的方式,均可以增大第一接地层30之间的导通效果,从而降低接地电阻。如图1中所示,在设置时,第一接地层30与接地孔40交替设置,并且多个第一接地层30通过多个接地孔40与至少一圈接地焊盘20电连接。在第二表面12设置有第二接地层50,上述的接地孔40通过第二接地层50与接地焊盘20进行连接,以通过设置的多层接地孔40以及第一接地层30、第二接地层50减小接地电阻,进而在设置屏蔽层时提高屏蔽层的接地效果。
为了方便理解本申请实施例提供的电路板,下面说明一下其制备的过程。在具体制备时电路板时,首先铺设一层介质层,在介质层的两个表面分别通过蒸镀或者刻蚀的方式形成环绕介质层表面的一圈第一接地层30及第二接地层50,之后在第一接地层30上设置环绕介质层的一圈接地孔40,该接地孔40将第一接地层30与第二接地层50导电连通;之后再次铺设一层介质层,并在介质层上通过蒸镀或者刻蚀的方式形成另一圈第一接地层30,之后在第一接地层30上设置环绕介质层的一圈接地孔40,该接地孔40将两层第一接地层30导电连通。同理采用上述方式交替形成接地层及接地孔40,直至制备完成整个电路板。
在采用上述结构时,由图2可以看出,通过设置的多层第一接地层30,以及交错设置的接地孔40,增加了接地的导电面积,有效的减小地回流的阻抗,同时在底部焊盘增加一圈或者多个接地焊盘20,可以减少基板的侧壁及第二表面12泄露问题。
继续参考图2,在设置每个基板对应的每层接地孔40时,其包含至少一个接地孔40部分位于所述切割区域70外;因此,在对电路板进行切割时,会出现部分的接地孔40被切割到,接地孔40的内壁外露在被切割成的基板的侧面,在形成封装屏蔽结构时,屏蔽层可以与该外露的接地孔40的内壁电连接,从而可以增大接地时的导电面积,进而降低屏蔽层的接地电阻,提高屏蔽的效果。为了保证能够接地孔40可能被切割到,在具体设置接地孔40时,接地孔40中至少包含一个接地孔40距离电路板的侧面的距离小于100μm,以保证在切割时能够有接地孔被切割到。
具体实现设置的接地孔40能被切割到,可以通过不同的方式来实现,下面结合附图对本申请实施例提供的接地孔40的排布方式进行详细说明。
在具体形成多个接地孔40时,多个接地孔40可以采用不同的方式进行排列,如图3所示,在图3所示的结构中,处于同一层的接地孔40中包含第一接地孔41及第二接地孔42,其中,第一接地孔41的直径大于第二接地孔42的直径,如该第一接地孔41的直径大于或等于100μm、小于或等于300μm,第二接地孔42的直径大于或等于50μm、小于或等于150μm;示例的:第一接地孔41的直径为200μm、第二接地孔42的直径为100μm;第一接地孔41的直径为150μm、第二接地孔42的直径为80μm;第一接地孔41的直径为150μm、第二接地孔42的直径为50μm等。此外,在具体设置时第一接地孔41与第二接地孔42中至少一个接地孔部分位于切割区域70中。在图3所示的结构中,电路板的每个边上对应的接地孔均采用大小孔的方式,即每个板体10边上均设置有第一接地孔41及第二接地孔42,并且在设置第一接地孔41和第二接地孔42时,第一接地孔41的中心到板体10侧边的垂直距离与第二接地孔42的中心到板体10侧边的垂直距离不同。在图3所示的结构中,采用第一接地孔41到板体10的侧边的垂直距离小于第二接地孔42到板体10侧边的垂直距离。从而在将电路板切割成基板时,可以保证切割刀能够切割到第一接地孔41或者第二接地孔42,以使得切割形成后的基板上至少有部分的接地孔的内壁外露。在基板上设置屏蔽层时,屏蔽层可以通过与上述外露的接地孔的内壁(第一接地孔41或/和第二接地孔42)电连接,以实现提高屏蔽效果。此外,为了保证切割后形成的接地孔的内壁外露是的均匀性,在设置第一接地孔41及第二接地孔42时,第一接地孔41与第二接地孔42交替排列。以图3所示的结构为例,在采用第一切割线(虚线a)时,第一接地孔41被切割后部分接地孔的内壁外露在基板的侧壁,而第二接地孔42由于未被切割到,因此,在后续的设置屏蔽层时,屏蔽层与第一接地孔41电连接,并通过第一接地孔41与第一接地层30电连接,以实现接地。在采用第二切割线(虚线b)时,第一接地孔41及第二接地孔42被切割后部分接地孔的内壁外露在基板的侧壁,在后续设置屏蔽层时,屏蔽层分别与第一接地孔41及第二接地孔42电连接,并通过第一接地孔41及第二接地孔42与第一接地层30电连接,以实现接地。在采用第三切割线(虚线c)时,第二接地孔42被切割后部分接地孔的内壁外露在基板的侧壁,而第一接地孔41被切掉,因此,在后续的设置屏蔽层时,屏蔽层与第二接地孔42电连接,并通过第二接地孔42与第一接地层30电连接,以实现接地。
由上述描述可以看出,在采用上述第一接地孔41及第二接地孔42时,当基板被切割时出现误差时,通过采用大小孔以及交错的设置第一接地孔41及第二接地孔42增大了切割的范围,保证在出现一定误差时,使得接地孔能够更多接地孔的内壁外露在基板的侧壁外,增大了切割的范围。
为了增大切割的效果,除了上述的大小孔排列方式外,还可以采用其他的方式,如图4中所示,处于同一层的接地孔40包括相对板体10侧边倾斜排列的多排接地孔40,其中多排接地孔40中至少一个接地孔40的部分位于切割区域70内。在图4中所示的结构中,板体10的边沿对应的接地孔40均排列成多排,且相对板体10的侧边侧壁倾斜排列。以其中的一个边沿对应的接地孔40为例,在设置时,三个接地孔40排列成一排,且多排接地孔40倾斜设置,在具体倾斜时,一个变化的倾斜的周期的接地孔40在偏离的宽度是一个切刀的宽度。在进行切割时,如图4中所示的第一切割线(虚线a)、第二切割线(虚线b)及第三切割线(虚线c),在切割时,均可以切割到接地孔40,因此,在采用该方式时,可以增大在切割时的误差,切割线只需在第一切割线及第三切割线之间即可保证有部分的接地孔40外露。应当理解的是,在图4所示的结构中,虽然接地孔40采用同等大小的方式设置,但是,本申请实施例提供的接地孔40也可以采用不同大小直径的方式,即在图4所示的结构中,也可以采用倾斜设置的一排接地孔40中,不同的接地孔40的直径大小不同。
除了上述图3及图4所示的结构外,为了保证在切割时,能够有接地孔40外露,在设置时,还可以采用图3及图4所示的结构混合的方式设置。如图5中所示,在具体设置接地孔40时,板体10的侧边对应的多个接地孔40中,其中的一个侧边对应的多个接地孔40中相对对应的板体10的侧边倾斜排列成多排;其余的侧边对应的多个接地孔40中包括直径较大的接地孔40以及直径较小的接地孔40。即其中的一个侧边对应的接地孔40采用如图4中所示的一个侧边对应的接地孔40的方式设置,而其余的侧边对应的接地孔40采用如图3中所示的接地孔40的设置方式设置。在具体采用大小孔设置时,可采用一个大孔加1-2个小孔叠加打孔的方式,如果在进行切片时的偏移尺寸较大,且在屏蔽波长满足要求时,可按照如图5中右侧所示的接地孔40的打孔形成,在右侧的边对应的接地孔40中,由2-N个孔交错分布,交错的步进尽量小;且在板体10的边沿足够宽的时候,也可以通过双排孔,或者多排孔来增加电磁屏蔽,当然也可以采用一排大孔(第一接地孔41)加一排小孔(第二接地孔42)的形式。均可以达到在切割时能够保证接地孔40部分外露。当然,图5所示的结构仅仅为一个具体的示例,在本申请实施例提供的电路板中,还可以两个边上的接地孔40采用如图4所示的接地孔40方式设置,两个边上的接地孔40采用如图3所示的接地孔40的方式设置。
应当理解的是,上述图3、图4及图5仅仅列举了几种具体的实施方式,以增大接地孔40的覆盖的面积,在进行切割时,保证部分接地孔40能够外露。由上述图3、图4及图5可以看出,通过采用每个板体10侧壁对应的多个接地孔40的中心线中,至少有两个接地孔40的中心线到对应的基板的边沿的垂直距离不同。使得接地孔40能够相错设置,并且每个板体10侧壁对应的接地孔40中,至少两个接地孔到板体10侧壁的最大垂直距离是不同的,以增大设置的接地孔40覆盖的面积,在进行切割时,保证接地孔40能够外露。
由上述描述可以看出,在本申请实施例提供的接地孔40之间的间距小于等于1/20屏蔽的波长,并且通过在电路板四周的过孔(接地孔40)设计,其中包括密集过孔,交错过孔设计,大小孔拼接设计等形式来保证四周的过孔与电路板的屏蔽层连接,一是可以减小接地阻抗,提升屏蔽效能,二是形成电笼式的电磁屏蔽。
并且对于本申请提供的电路板,由于板体10内部设置了多个第一接地层30,并且相邻第一接地层30之间通过接地孔40进行导电连通,此外,在板体10的第二表面12还设置了第二接地层50,在进行导电的同时,上述的多个第一接地层30、第二接地层50及接地孔40还可以形成自上而下的散热通道,对于有散热需求的SIP更有利。
对于本申请实施例提供的电路板,在进行切片(由电路板切割成基板)时,不可避免的会产生应力集中区域,为了降低应力对基板的影响,在本申请实施例提供的电路板上设置了应力释放区,如图6中所示,板体10上具有与基板的至少一个侧壁对应的第一应力释放区80,以降低基板上的应力。如在一个具体的实施方案中,每个基板侧壁上均设置一个第一应力释放区80,该第一应力释放区80为一个矩形的缺口,当然,图6示出的第一应力释放区80仅仅为一个示例,在本申请实施例提供的第一应力释放区80还可以为一个其它形状的结构,如椭圆形、三角形等不同形状的缺口,只需将其设置在对应的应力集中区域(基板侧壁的中间位置)即可降低应力对基板的影响。当然图6所示中的每个侧壁上均设置了第一应力释放区80,但是实际的应力释放区可以根据检测的应力集中位置对应进行设置,不仅限于图6所示的结构中。此外,在设置接地孔40时,如图6中所示,每个基板的侧边上对应的接地孔40分列在该侧边上的第一应力释放区80的两侧。
一并参考图7,在图7所示的结构中,板体10上具有基板的至少一个边角对应的第二应力释放区90。如如图7所示的实施方案中,每个边角均设置一个第二应力释放区90。通过设置的第二应力释放区90改善边角处的应力集中对基板造成的影响。
由图6及图7所示的结构可以看出,在本申请实施例提供的电路板同时在四周接地的金属上适当增加金属开口区域(第一应力释放区80及第二应力释放区90),可以有效减小切边带来的应力及可靠性问题,避免由于板边拉丝造成的接触电阻降低及相应的可靠性的问题。进而提高生成的电路板在屏蔽时的可靠性。
如图8所示,本申请实施例还提供了一种封装屏蔽结构,该封装屏蔽结构,可以应用于手机、穿戴、平板等电子数码产品的带共性屏蔽或者分腔屏比的SIP或者非SIP封装中。如手机中的电源模块,射频模块等。
在具体设置该封装屏蔽结构时,该封装屏蔽结构包括了上述电路板切割后形成的基板100,以及设置在该基板100上的器件200,在设置器件200时,该器件200被封装层300封装,并且通过屏蔽层400包裹。为了改善该封装屏蔽结构的屏蔽效果,在本申请提供的基板100中改善了接地的效果。为方便描述定义了基板100的两个相对的表面:第一表面11及第二表面12;其中,器件200设置在基板100的第一表面11上;而基板100的第二表面12设置有环绕基板100的边沿的第二接地层50,第二接地层50上设置有至少一圈沿基板100边沿排布的接地焊盘;此外,在基板100内还设置了至少两个层叠的第一接地层30,并且该接地层环绕基板100的边沿设置,在屏蔽层400包裹封装层300时延伸到基板100,且延伸到基板100的部分与第一接地层30电连接,从而完成接地。为降低接地电阻,在基板100内通过设置多个接地孔40,且接地孔40沿基板100边沿排布,并分成多层设置。其中,处于同一层且相邻的接地孔40之间的间距小于设定距离,从而接地孔40能够形成良好的法拉第电笼,提高屏蔽层400的电磁屏蔽效果。此外,相邻的第一接地层30、以及所述第二接地层50及与第二接地层50相邻的第一接地层30通过接地孔40电连接,从而使得接地孔40将第一接地层30及第二接地层50中相邻的两个接地层电连接,降低了接地电阻。此外,通过设置的第二接地层50及至少一圈接地焊盘20避免基板100底部的电磁干扰,提高屏蔽效果。为了改善接地效果,还可以采用至少一圈接地焊盘20之间通过铜走线电连接。从而降低屏蔽层400的接地电阻,提高屏蔽效果。对于其中基板100的结构,可以参考上述中对于电路板的描述,在电路板沿切割区域切割后即可得到该基板100。
在具体设置相邻的接地孔40时,可以参考上述中的描述,如在一个具体的实施方案中,该设定距离为300μm。
在具体实现屏蔽层400与接地层电连接时,如图8中所示,该屏蔽层400延伸到基板100的部分可以与第一接地层30及第二接地层50分别电连接,从而增大屏蔽层400与接地层之间的连接面积,降低接地电阻,并且提高在基板100底部的屏蔽效果。当然,该屏蔽层400也可以采用如图9中所示的结构,此时,屏蔽层400仅与第一接地层30电连接,屏蔽层400与第二接地层50之间存在间隙,且该间隙应该小于300μm,以避免信号泄漏,保证屏蔽的效果。
对于接地孔来说,基板100上的接地孔包括被切割后外露在基板100的侧面的部分接地孔,具体的可以参考图8,在图8中部分接地孔43在屏蔽层400延伸到基板100的侧面时,该屏蔽层400与部分接地孔电连接,以增大屏蔽层400与接地层的连接面积,进而提高屏蔽效果。部分接地孔43(被切割的接地孔)外露在基板100的侧面外的形成方式可以参考上述中电路板的描述。在电路板采用如图3~图5所示的结构时,可以采用如图3中所示的接地孔包括直径较大的第一接地孔41以及直径较小的第一接地孔41,且第一接地孔41及第二接地孔42中至少一个接地孔为被切割的部分接地孔,以增大屏蔽层400与接地层的连接面积,进而提高屏蔽效果。且在具体排列时,该第一接地孔41与第二接地孔42交替排列,以增大屏蔽层400与接地层的连接面积,进而提高屏蔽效果。此外,在第一接地孔41及第二接地孔42排列时,还可以采用多排的方式,此时,第一接地孔41的中心到基板100的侧面的垂直距离与第二接地孔42的中心到基板100的侧面的垂直距离不同。以增大屏蔽层400与接地层的连接面积,进而提高屏蔽效果。
当然也可以采用如图4中所示的,接地孔包括相对基板边沿倾斜排列的多排接地孔。并且每排接地孔中包括被切割后外露在基板的侧面的部分接地孔;以增大屏蔽层400与接地层的连接面积,进而提高屏蔽效果。具体的描述可以参考上述电路板中的描述。
此外,在设置屏蔽层400时,也可以屏蔽层400不与接地孔电连接,如图9中所示,在切割形成后的基板100中设置的接地孔40没有被切割,因此,在基板100侧面没有接地孔外露,在设置屏蔽层400时,该屏蔽层400通过与外露的第一接地层30电连接。
一并参考电路板中对应力释放区的描述,如图6及图7中所示,在本申请实施例中的基板的至少一个侧面上设置有第一应力释放区80。从而降低基板在切割后的应力集中。并且在设置接地孔时,接地孔在设置时位于第一应力释放区80的两侧。此外,对于第二应力释放区90设置时,该基板的至少一个边角上设置有第二应力释放区90。通过在基板的边角设置第二应力释放区90降低切割后的应力。对于应力释放区的具体设置实施方式,可以参考上述电路板中的描述。
以摄像头电源模块为例,现有技术中的电源模块底部焊盘为了方便出线,很多强信号源分布在电路板底部的四周,并且屏蔽层400只通过电路板中间2层金属及3层接地与四周屏蔽层400相连,而本申请实施例提供的电路板将焊盘的底部一圈焊盘设置为GND层,同时在GND焊盘周围包含一圈地环,将干扰源限制在封装的中心,在与主板相连时直接打孔到内层,减小了焊盘层叠高频信号的泄露。同时为了减小屏蔽层400接地阻抗,在电路板的每一层增加一圈第一接地层30,并在第一接地层30上增加左右交错的过孔,保证封装在切割后有一定规律的过孔与屏蔽层400相连,在侧壁方向也形成良好的电磁屏蔽。
以上,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。

Claims (13)

1.一种封装屏蔽结构,其特征在于,包括:
基板,所述基板具有相对设置的第一表面及第二表面;所述基板内设置有至少两个层叠的第一接地层,且每个第一接地层环绕所述基板的边沿设置;所述第二表面设置有环绕所述基板的边沿的第二接地层,所述第二接地层上设置有至少一圈沿所述基板边沿排布的接地焊盘;所述基板内还设置有多个接地孔;且所述接地孔沿所述基板的边沿排布,且处于同一层且相邻的接地孔之间的间距小于设定距离,相邻的所述第一接地层、所述第二接地层和与之相邻的所述第一接地层通过所述接地孔电连接;
器件,设置在所述基板的第一表面,且所述器件上还设置有封装所述器件的封装层;
屏蔽层,包裹所述封装层并延伸至所述基板;且所述屏蔽层延伸至所述基板的部分与所述第一接地层电连接。
2.根据权利要求1所述的封装屏蔽结构,其特征在于,所述屏蔽层延伸至所述基板的部分还与所述第二接地层电连接。
3.根据权利要求1或2所述的封装屏蔽结构,其特征在于,所述多个接地孔包括内壁外露在所述基板的侧面的部分接地孔,且所述屏蔽层与所述部分接地孔电连接。
4.根据权利要求1或2所述的封装屏蔽结构,其特征在于,所述接地孔中包含第一接地孔,以及第二接地孔,所述第一接地孔的直径大于所述第二接地孔的直径。
5.根据权利要求4所述的封装屏蔽结构,其特征在于,所述第一接地孔与所述第二接地孔交替排列。
6.根据权利要求5所述的封装屏蔽结构,其特征在于,所述第一接地孔的中心到所述基板的侧面的垂直距离与所述第二接地孔的中心到所述基板的侧面的垂直距离不同。
7.根据权利要求1或2所述的封装屏蔽结构,其特征在于,所述接地孔包括相对所述基板边沿倾斜排列的多排接地孔。
8.根据权利要求1或2所述封装屏蔽结构,其特征在于,所述基板的至少一个侧面上设置有第一应力释放区。
9.根据权利要求8所述的封装屏蔽结构,其特征在于,所述基板的至少一个边角上设置有第二应力释放区。
10.根据权利要求1或2所述的封装屏蔽结构,其特征在于,所述接地孔的直径为大于或等于50μm,小于或等于300μm。
11.根据权利要求5所述的封装屏蔽结构,其特征在于,所述第一接地孔的直径为大于或等于100μm,小于或等于300μm,所述第二接地孔的直径大于或等于50μm,小于或等于150μm。
12.根据权利要求1或2所述的封装屏蔽结构,其特征在于,所述设定距离为300μm。
13.一种电子设备,其特征在于,包括如权利要求1~12任一项所述的封装屏蔽结构。
CN201920239594.XU 2019-02-23 2019-02-23 一种封装屏蔽结构及电子设备 Active CN211457878U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920239594.XU CN211457878U (zh) 2019-02-23 2019-02-23 一种封装屏蔽结构及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920239594.XU CN211457878U (zh) 2019-02-23 2019-02-23 一种封装屏蔽结构及电子设备

Publications (1)

Publication Number Publication Date
CN211457878U true CN211457878U (zh) 2020-09-08

Family

ID=72297505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920239594.XU Active CN211457878U (zh) 2019-02-23 2019-02-23 一种封装屏蔽结构及电子设备

Country Status (1)

Country Link
CN (1) CN211457878U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024027405A1 (zh) * 2022-07-30 2024-02-08 华为技术有限公司 芯片封装结构及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024027405A1 (zh) * 2022-07-30 2024-02-08 华为技术有限公司 芯片封装结构及其制作方法

Similar Documents

Publication Publication Date Title
CN109803523B (zh) 一种封装屏蔽结构及电子设备
CN110875284B (zh) 具有部分emi屏蔽的半导体器件以及制作其的方法
TWI483375B (zh) 半導體裝置
US20190273312A1 (en) Radio-frequency module
US8212340B2 (en) Chip package and manufacturing method thereof
US8525313B2 (en) Chip assembly with frequency extending device
CN102339817B (zh) 半导体封装以及使用其的移动设备
US8043892B2 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
US8772088B2 (en) Method of manufacturing high frequency module and high frequency module
US9362209B1 (en) Shielding technique for semiconductor package including metal lid
CN111933636B (zh) 一种半导体封装结构以及封装方法
EP3951855A1 (en) Embedded packaging structure and preparation method therefor, and terminal
US20120235259A1 (en) Semiconductor package and method of fabricating the same
CN108735716B (zh) 封装结构
EP3358671A1 (en) Wireless device
CN211457878U (zh) 一种封装屏蔽结构及电子设备
TWI620300B (zh) 晶片封裝結構及其製造方法
TWI797695B (zh) 一種封裝模組及其封裝方法、電子設備
CN108461456A (zh) 电子封装构件及其制作方法
CN114566479A (zh) 一种封装模组、其制备方法、基站及电子设备
CN112151509B (zh) 封装器件、电子设备及器件封装方法
CN117501442A (zh) 一种封装结构、电路板组件及电子设备
TWI405518B (zh) 具軟板之電子裝置
CN115841995A (zh) 一种封装结构及封装方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant