CN115841995A - 一种封装结构及封装方法 - Google Patents
一种封装结构及封装方法 Download PDFInfo
- Publication number
- CN115841995A CN115841995A CN202310104417.1A CN202310104417A CN115841995A CN 115841995 A CN115841995 A CN 115841995A CN 202310104417 A CN202310104417 A CN 202310104417A CN 115841995 A CN115841995 A CN 115841995A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive
- chip
- substrate
- conductive piece
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本申请公开了一种封装结构及封装方法,涉及芯片封装技术领域,本申请的封装结构,包括基板以及分别设置于基板上的多个芯片,芯片靠近基板的侧面设置有第一连接件,芯片远离基板的侧面设置有第二导电件,第一连接件与设置于基板上的第一导电件连接,第一导电件部分设置于基板未设置芯片处,芯片上形成有成型层和接出层,第一导电件和第二导电件穿过成型层分别与接出层连接,以将第一导电件和第二导电件接出。本申请提供的封装结构及封装方法,能够使得双面电极芯片由芯片的两侧散热,提高封装结构的散热效果。
Description
技术领域
本申请涉及芯片封装技术领域,具体而言,涉及一种封装结构及封装方法。
背景技术
芯片封装是把集成电路芯片装配为芯片最终产品的过程,简单地说,就是把集成电路裸片放在一块起到承载作用的基板上,把管脚引出来,然后固定包装成为一个整体,它不仅起着安装、固定、密封、保护芯片及增强电热性能等方面的作用,而且还将芯片上的连接点引出到封装外壳的引脚上,这些引脚又可以通过印刷电路板上的走线与其他器件相连接,从而实现内部芯片与外部电路的连接。由于封装技术的好坏直接影响到芯片自身性能的发挥和与之连接的印制电路板的设计和制造,因此它是至关重要的。
在实际应用中,存在多个不同厚度的芯片封装的情况,其中,多个芯片中有部分芯片为双面电极,也就是芯片的两侧面均具有连接点,对于上述情况,现有技术采用在基板上依次层叠设置的方法进行封装,两侧的连接点由垂直于层叠方向的两侧分别引出,使得封装结构的厚度较大,不利于封装结构的扁平化,而且,叠层设置不利于芯片在厚度方向上的散热,当多个芯片中包含大功率芯片时,芯片发出的热量会累积,在累积严重时会影响芯片的性能和使用寿命。
发明内容
本申请的目的在于提供一种封装结构及封装方法,能够使得双面电极芯片由芯片的两侧散热,提高封装结构的散热效果。
本申请的实施例一方面提供了一种封装结构,包括基板以及分别设置于基板上的多个芯片,芯片靠近基板的侧面设置有第一连接件,芯片远离基板的侧面设置有第二导电件,第一连接件与设置于基板上的第一导电件连接,第一导电件部分设置于基板未设置芯片处,芯片上形成有成型层和接出层,第一导电件和第二导电件穿过成型层分别与接出层连接,以将第一导电件和第二导电件接出。
作为一种可实施的方式,第一连接件包括电极板,第一导电件包括设置于基板表面的导电板和设置于导电板上的导电柱,导电柱设置于基板未设置芯片处,电极板和导电柱通过导电板连接。
作为一种可实施的方式,电极板和导电板通过锡料或者银浆固化后连接。
作为一种可实施的方式,第二导电件包括多个连接柱,连接柱分别与接出层连接。
作为一种可实施的方式,接出层包括依次设置于成型层上的布线层和电极层,布线层包括分别与连接柱连接的线路,电极层包括与线路对应连接的接线点。
作为一种可实施的方式,多个连接柱与导电柱远离基板的端部位于同一平面,且平面与布线层共面。
作为一种可实施的方式,布线层包括多个分别与芯片对应的布线块,电极层对应布线块设置多个电极块。
作为一种可实施的方式,电极块的外周铺设有钝化材料以使电极块嵌设在钝化材料中。
本申请的实施例另一方面提供了一种封装方法,包括:提供基板和多个芯片,基板上形成有第一导电件,芯片的两侧面分别设置有第一连接件和第二导电件;将多个芯片分别与基板固定连接,第一连接件与第一导电件电连接;在基板表面注塑成型形成成型层,成型层覆盖基板并包裹芯片,第一导电件和第二导电件的端部穿过成型层外漏;在成型层上形成接出层,接出层分别与第一导电件和第二导电件连接,以将第一导电件和第二导电件接出。
作为一种可实施的方式,在基板表面注塑成型形成成型层,成型层覆盖基板并包裹芯片,第一导电件和第二导电件的端部穿过成型层外漏包括:采用注塑材料对芯片进行封装,形成塑封体,塑封体包裹芯片以及第一导电件和第二导电件;减薄塑封体以使第一导电件和第二导电件的端部漏出形成成型层。
作为一种可实施的方式,在成型层上形成接出层,接出层分别与第一导电件和第二导电件连接,以将第一导电件和第二导电件接出包括:在成型层上形成金属层,并刻蚀形成布线层,布线层分别与第一导电件和第二导电件连接;在布线层上涂覆钝化胶;光刻钝化胶使得部分布线层外漏,并在外漏的布线层上沉积金属形成电极块,电极块分别通过布线层与第一导电件和第二导电件连接。
本申请实施例的有益效果包括:
本申请提供的封装结构,包括基板以及分别设置于基板上的多个芯片,使得芯片的一侧面与基板接触,从而使得芯片靠近基板的侧面的热量通过基板散出,芯片靠近基板的侧面设置有第一连接件,第一连接件为芯片一侧面的电极,芯片远离基板的侧面设置有第二导电件,第二导电件作为芯片另一侧面的电极,第一连接件与设置于基板上的第一导电件连接,第一导电件部分设置于基板未设置芯片处,从而使得第一连接件由芯片的背面引出,芯片上形成有成型层和接出层,第一导电件和第二导电件穿过成型层分别与接出层连接,以将第一导电件和第二导电件接出,芯片远离基板的侧面上的热量通过第一导电件和第二导电件传出至接出层,从而使得接出层在将第一导电件和第二导电件接出的同时,还能够将第一导电件和第二导电件上的热量传出,因此,本申请实施例提供的封装结构,能够在实现双面电极电连接的同时,使得双面电极芯片由芯片的两侧散热,提高封装结构的散热效果。
附图说明
为了更清楚地说明本申请实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本申请的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种封装结构的结构示意图;
图2为本申请实施例提供的一种封装结构的爆炸图;
图3为图2中B处的放大图;
图4为图1中A-A的截面图;
图5为本申请实施例提供的一种封装方法的流程示意图。
图标:10-封装结构;11-基板;111-第一导电件;112-导电板;113-导电柱;12-芯片;121-第二导电件;13-成型层;14-接出层;141-布线层;142-电极层。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围,而是仅仅表示本申请的选定实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中,需要说明的是,术语“中心”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该申请产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
在本申请的描述中,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本申请中的具体含义。
芯片封装时芯片的散热问题一直是芯片设计需要考虑的重要因素,因为芯片在工作时产生的热量如果不及时散出,就会在芯片内累积,累积严重时会影响芯片的性能和使用寿命。
本申请提供了一种封装结构10,如图1、图2所示,包括基板11以及分别设置于基板11上的多个芯片12,芯片12靠近基板11的侧面设置有第一连接件,芯片12远离基板11的侧面设置有第二导电件121,第一连接件与设置于基板11上的第一导电件111连接,第一导电件111部分设置于基板11未设置芯片12处,芯片12上形成有成型层13和接出层14,第一导电件111和第二导电件121穿过成型层13分别与接出层14连接,以将第一导电件111和第二导电件121接出。
当芯片12为双面电极芯片12时,芯片12一侧面设置第一连接件作为芯片12的连接端,芯片12的另一侧面设置第二导电件121作为芯片12的另一连接端,本申请实施例将设置第一连接件的侧面与基板11上的第一导电件111连接,第一导电件111部分设置于基板11未设置芯片12处,使得第一连接件通过第一导电件111引出芯片12的外部,且第一导电件111穿过成型层13与接出层14连接,实现芯片12一侧面的电极的引出。芯片12的一侧面与基板11接触,使得芯片12一侧面的热量通过基板11即可散出,减少了芯片12一侧面的热传递的长度;另外,芯片12的另一侧面的第二导电件121穿过成型层13与接出层14接触,实现第二导电件121的引出,实现芯片12另一侧面的电极的引出,芯片12另一侧面发出的热量通过第二导电件121的直接传导至接出层14,并经接出层14传递至外部环境中,第二导电件121通常采用金属制成,具有良好的热传导性,能够提高芯片12另一侧面的热量传递的效率。
本申请实施例采用芯片12的两侧面分别与基板11和成型层13连接,也就是平面级别的封装布局,其中,芯片12的一侧面的热量通过基板11散出至外部环境,芯片12的另一侧面通过第二导电件121将热量传递至接出层14,并经接出层14散出至外部环境,减少了芯片12的两侧面的热传递的长度,从而提高散热能力。
当然,本申请实施例以双面电极的芯片12为例进行介绍,但是,本申请实施例中的芯片12并不限定是双面电极,也可以是单面电极的芯片12,如图2、图3中未连接第一导电件111的芯片12,当单面电极的芯片12设置于基板11上时,只需要将芯片12未设置电极的侧面与基板11固定连接即可,将设置电极的一侧面上的连接端上设置第二导电件121,第二导电件121穿过成型层13与接出层14连接。
其中,基板11的具体设置本申请实施例不做限制,示例的,可以是陶瓷基板11、蓝宝石基板11、硅基板11等等,只要能够实现第一导电件111的绝缘并且具有较好的热传导性即可。
本申请提供的封装结构10,包括基板11以及分别设置于基板11上的多个芯片12,使得芯片12的一侧面与基板11接触,从而使得芯片12靠近基板11的侧面的热量通过基板11散出,芯片12靠近基板11的侧面设置有第一连接件,第一连接件作为芯片12一侧面的电极,芯片12远离基板11的侧面设置有第二导电件121,第二导电件121作为芯片12另一侧面的电极,第一连接件与设置于基板11上的第一导电件111连接,第一导电件111部分设置于基板11未设置芯片12处,从而使得第一连接件由芯片12的侧面通过第一基板11引出,芯片12上形成有成型层13和接出层14,第一导电件111和第二导电件121穿过成型层13分别与接出层14连接,以将第一导电件111和第二导电件121接出,芯片12远离基板11的侧面上的热量通过第一导电件111和第二导电件121传出至接出层14,从而使得接出层14在将第一导电件111和第二导电件121接出的同时,还能够将第一导电件111和第二导电件121上的热量传出,因此,本申请实施例提供的封装结构10,能够在实现双面电极电连接的同时,使得双面电极芯片12由芯片12的两侧散热,提高封装结构10的散热效果。
可选的,如图2、图3和图4所示,第一连接件包括电极板,第一导电件111包括设置于基板11表面的导电板112和设置于导电板112上的导电柱113,导电柱113设置于基板11未设置芯片12处,电极板和导电柱113通过导电板112连接。
当芯片12为双面电极时,通常在一侧面设置一个连接端作为接地端,另一侧面设置多个连接端作为信号端。当芯片12的一个侧面设置一个连接端时,将设置一个连接端的侧面靠近基板11设置,且连接端设置为电极板,也就是第一连接件设置为电极板,以增加连接端与基板11的接触面积,同时,第一导电件111将电极板引出时,使得导电板112包括与电极板接触的接触部以及与接触部延伸至电极板外侧的延伸部,以将电极板引出,同时,为了方便第一导电件111与接出层14连接,在导电板112的延伸部上设置导电柱113,导电柱113沿基板11和芯片12的层叠方向延伸,使得导电柱113具有一定的高度,穿过成型层13与设置于成型层13上方的接出层14连接,实现电极板的引出。
需要说明的是,当芯片12的双面电极均包括多个连接端时,对应靠近基板11的侧面的多个连接端,可以在基板11上预先设置对应于多个连接端的布线结构,通过布线结构将多个连接端引出。
本申请实施例的一种可实现的方式中,电极板和导电板112通过锡料或者银浆固化后连接。
锡料或者银浆在高温时呈粘稠的液体状态,固化后可以固定连接电极板和导电板112,因为锡料和银浆采用锡金属和银金属制成,使得锡料或者银浆具有较好的导电性,能够实现电极板和导电板112稳定的电性连接。另外,锡料和银浆具有较好的热传导性,能够及时将芯片12靠近基板11的侧面的热量快速传导至基板11,通过基板11散出至器件外部。
可选的,如图2、图3和图4所示,第二导电件121包括多个连接柱,连接柱分别与接出层14连接。
当芯片12远离的基板11的侧板设置有多个连接端时,将第二导电件121设置为对应多个连接端的多个连接柱,多个连接柱的一端分别与多个连接端对应连接,多个连接柱的另一端穿过成型层13与接出层14连接,以将多个连接端的信号引出至接出层14。
本申请实施例的一种可实现的方式中,如图2所示,接出层14包括依次设置于成型层13上的布线层141和电极层142,布线层141包括分别与连接柱连接的线路,电极层142包括与线路对应连接的接线点。
当芯片12远离的基板11的侧板设置有多个连接端时,对应多个连接端设置有多个连接柱,多个连接柱的另一端与布线层141连接,布线层141上对应每个连接柱形成有线路,各个线路的终点分别与电极层142连接,以通过布线层141将多个连接柱上的信号引出。
可选的,如图2所示,多个连接柱与导电柱113远离基板11的端部位于同一平面,且平面与布线层141共面。
连接柱与导电柱113远离基板11的端部位于同一平面,此平面与基板11所在的平面平行,此平面与布线层141共面,使得布线层141能够与每一个连接柱和导电柱113均实现稳定的连接,从而提高芯片12两侧电极连接的稳定性。
具体的,封装过程中,在制备成型层13时,可以采用塑封材料包裹多个连接柱和导电柱113并固化,形成塑封体,并将塑封体减薄使得连接柱与导电柱113远离基板11的端部外漏。
由于连接柱设置于芯片12上,导电柱113设置于基板11的表面,当连接柱与导电柱113远离基板11的端部位于同一平面时,使得连接柱与导电柱113远离基板11的端部到基板11的距离相同,从而使得连接柱的高度与芯片12的厚度之和与导电柱113的高度相同。
本申请实施例的一种可实现的方式中,如图2、图3和图4所示,布线层141包括多个分别与芯片12对应的布线块,电极层142对应布线块设置多个电极块。
本申请实施例中的多个芯片12分别承担不同的作用,为了避免多个芯片12之间的信号相互干扰,对应每个芯片12的连接柱设置一个布线块,布线块用于连接芯片12的信号端并将信号端通过布线层141连接到对应的电极块已经芯片12的信号端引出。由于芯片12靠近基板11的一侧通常为接地端,因为接地端不会相互干扰,可以将多个具有接地端的芯片12的接地端通过一个第一导电件111连接接出,具体的,可以设置与多个芯片12的电极板连接的导电板112,在导电板112上未设置芯片12的位置处伸出一个导电柱113,这样可以节约导电柱113的个数,降低加工难度。为了避免接地端干扰信号端的信号,针对导电柱113设置有单独的布线块以及电极块。
如图2所示,本申请实施例设置三个芯片12,其中,两个为双面电极芯片12,一个为单面电极芯片12,针对三个芯片12设置有四个布线块以及四个电极块,其中,四个布线块包括对应三个芯片12的信号端的三个布线块以及对应两个接地端的布线块,分别对应四个布线块设置四个电极块。
可选的,电极块的外周铺设有钝化材料以使电极块嵌设在钝化材料中。
钝化材料能够覆盖在未设置电极块的布线层141的上方,实现对布线层141的物理隔绝,避免空气中的水汽、粒子进入布线层141,对布线层141造成影响。
本申请实施例还公开了一种封装方法,如图5所示,包括:
S10:提供基板11和多个芯片12,基板11上形成有第一导电件111,芯片12的两侧面分别设置有第一连接件和第二导电件121;
其中,芯片12包括双面电极芯片12和单面电极芯片12,当芯片12为单面电极芯片12时,芯片12的一侧面设置多个信号端;当芯片12为双面电极芯片12时,芯片12的一个侧面设置多个信号端,另一侧面设置接地端,接地端采用第一连接件引出。对应芯片12的信号端,可以采用电镀铜柱、植同求或者锡球印刷后回流等方式在每个信号端上形成有连接柱,作为第二导电件121。
基板11上形成有导电板112,导电板112可以为布线结构,在导电板112上形成的导电柱113以将导电板112上的信号引出,形成导电柱113的方式可以与第二导电件121的方式相同,也可以不同。示例的,可以采用相同的方式制备连接柱和导电柱113,这样可以在同一步骤内完成两个部件的制备,减少制备的工序。
S20:将多个芯片12分别与基板11固定连接,第一连接件与第一导电件111电连接;
将芯片12的第一连接件与第一导电件111电连接,在形成电连接的同时,形成机械连接,具体的,可以采用锡料或者银浆进行连接,锡料或者银浆在高温时呈粘稠的液体状态,固化后可以固定连接电极板和导电板112,因为锡料和银浆采用锡金属和银金属制成,使得锡料或者银浆具有较好的导电性,能够实现电极板和导电板112稳定的电性连接。另外,锡料和银浆具有较好的热传导性,能够及时将芯片12靠近基板11的侧面的热量快速传导至基板11,通过基板11散出至器件外部。
S30:在基板11表面注塑成型形成成型层13,成型层13覆盖基板11并包裹芯片12,第一导电件111和第二导电件121的端部穿过成型层13外漏;
其中,注塑成型时采用的具体注塑材料本申请实施例不做限制,在确保注塑牢固度的前提前,可以采用热导率较大的材料,使得芯片12的热量可以通过成型层13散出,提高散热效率。
S40:在成型层13上形成接出层14,接出层14分别与第一导电件111和第二导电件121连接,以将第一导电件111和第二导电件121接出。
接出层14与第一导电件111和第二导电件121连接,以将第一导电件111和第二导电件121引出。
可选的,在基板11表面注塑成型形成成型层13,成型层13覆盖基板11并包裹芯片12,第一导电件111和第二导电件121的端部穿过成型层13外漏包括:
S31:采用注塑材料对芯片12进行封装,形成塑封体,塑封体包裹芯片12以及第一导电件111和第二导电件121;为了提高塑封的效果,在封装时,可以将第一导电件111和第二导电件121全部掩埋。
S32:减薄塑封体以使第一导电件111和第二导电件121的端部漏出形成成型层13。
减薄塑封体使得第一导电件111和第二导电件121的端部全部漏出,提高第一导电件111和第二导电件121与布线层141连接的稳定性。
本申请实施例的一种可实现的方式中,在成型层13上形成接出层14,接出层14分别与第一导电件111和第二导电件121连接,以将第一导电件111和第二导电件121接出包括:
S41:在成型层13上形成金属层,并刻蚀形成布线层141,布线层141分别与第一导电件111和第二导电件121连接;
布线层141与第一导电件111和第二导电件121在实现电连接,因为布线层141为金属层刻蚀后形成,具有良好的导电性之外,还具有良好的导热性,使得布线层141与第一导电件111和第二导电件121在实现电连接的同时,还作为热量传到的通道,使得芯片12的侧面发出的热量通过第二电极直接传递给布线层141和电极块后散出至外部环境,提高了热量传递的速率,从而提高散热效率。
S42:在布线层141上涂覆钝化胶;
S43:光刻钝化胶使得部分布线层141外漏,并在外漏的布线层141上沉积金属形成电极块,电极块分别通过布线层141与第一导电件111和第二导电件121连接。
钝化胶未刻蚀的部分作为钝化层,使得电极块嵌设在钝化层中,钝化层实现对布线层141的物理隔绝,避免空气中的水汽、粒子进入布线层141,对布线层141造成影响。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (11)
1.一种封装结构,其特征在于,包括基板以及分别设置于所述基板上的多个芯片,所述芯片靠近所述基板的侧面设置有第一连接件,所述芯片远离所述基板的侧面设置有第二导电件,所述第一连接件与设置于所述基板上的第一导电件连接,所述第一导电件部分设置于所述基板未设置所述芯片处,所述芯片上形成有成型层和接出层,所述第一导电件和所述第二导电件穿过所述成型层分别与接出层连接,以将所述第一导电件和第二导电件接出。
2.根据权利要求1所述的封装结构,其特征在于,所述第一连接件包括电极板,所述第一导电件包括设置于所述基板表面的导电板和设置于所述导电板上的导电柱,导电柱设置于基板未设置芯片处,所述电极板和所述导电柱通过所述导电板连接。
3.根据权利要求2所述的封装结构,其特征在于,所述电极板和所述导电板通过锡料或者银浆固化后连接。
4.根据权利要求2所述的封装结构,其特征在于,所述第二导电件包括多个连接柱,所述连接柱分别与所述接出层连接。
5.根据权利要求4所述的封装结构,其特征在于,所述接出层包括依次设置于所述成型层上的布线层和电极层,所述布线层包括分别与所述连接柱连接的线路,所述电极层包括与所述线路对应连接的接线点。
6.根据权利要求5所述的封装结构,其特征在于,多个所述连接柱与所述导电柱远离所述基板的端部位于同一平面,且所述平面与所述布线层共面。
7.根据权利要求5所述的封装结构,其特征在于,所述布线层包括多个分别与所述芯片对应的布线块,所述电极层对应所述布线块设置多个电极块。
8.根据权利要求7所述的封装结构,其特征在于,所述电极块外周铺设有钝化材料以使所述电极块嵌设在所述钝化材料中。
9.一种封装方法,其特征在于,包括:
提供基板和多个芯片,所述基板上形成有第一导电件,所述芯片的两侧面分别设置有第一连接件和第二导电件;
将多个所述芯片分别与所述基板固定连接,所述第一连接件与所述第一导电件电连接;
在所述基板表面注塑成型形成成型层,所述成型层覆盖所述基板并包裹所述芯片,所述第一导电件和所述第二导电件的端部穿过所述成型层外漏;
在所述成型层上形成接出层,所述接出层分别与所述第一导电件和所述第二导电件连接,以将所述第一导电件和所述第二导电件接出。
10.根据权利要求9所述的封装方法,其特征在于,所述在所述基板表面注塑成型形成成型层,所述成型层覆盖所述基板并包裹所述芯片,所述第一导电件和所述第二导电件的端部穿过所述成型层外漏包括:
采用注塑材料对芯片进行封装,形成塑封体,所述塑封体包裹所述芯片以及所述第一导电件和所述第二导电件;
减薄所述塑封体以使所述第一导电件和第二导电件的端部漏出形成成型层。
11.根据权利要求9所述的封装方法,其特征在于,所述在所述成型层上形成接出层,所述接出层分别与所述第一导电件和所述第二导电件连接,以将所述第一导电件和所述第二导电件接出包括:
在所述成型层上形成金属层,并刻蚀形成布线层,所述布线层分别与所述第一导电件和第二导电件连接;
在所述布线层上涂覆钝化胶;
光刻所述钝化胶使得部分所述布线层外漏,并在外漏的布线层上沉积金属形成电极块,所述电极块分别通过所述布线层与所述第一导电件和第二导电件连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310104417.1A CN115841995B (zh) | 2023-02-13 | 2023-02-13 | 一种封装结构及封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310104417.1A CN115841995B (zh) | 2023-02-13 | 2023-02-13 | 一种封装结构及封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115841995A true CN115841995A (zh) | 2023-03-24 |
CN115841995B CN115841995B (zh) | 2023-07-14 |
Family
ID=85579639
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310104417.1A Active CN115841995B (zh) | 2023-02-13 | 2023-02-13 | 一种封装结构及封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115841995B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105006453A (zh) * | 2014-04-17 | 2015-10-28 | 台达电子国际(新加坡)私人有限公司 | 封装结构 |
CN108878297A (zh) * | 2018-07-20 | 2018-11-23 | 合肥矽迈微电子科技有限公司 | 芯片封装结构及其制备方法 |
CN111599696A (zh) * | 2020-05-28 | 2020-08-28 | 矽磐微电子(重庆)有限公司 | 半导体模块封装方法及半导体模块 |
CN113035832A (zh) * | 2021-05-25 | 2021-06-25 | 甬矽电子(宁波)股份有限公司 | 晶圆级芯片封装结构及其制作方法和电子设备 |
CN114823644A (zh) * | 2022-03-09 | 2022-07-29 | 浙江大学 | 一种低寄生电感和高散热效率的埋入式功率模块封装结构 |
-
2023
- 2023-02-13 CN CN202310104417.1A patent/CN115841995B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105006453A (zh) * | 2014-04-17 | 2015-10-28 | 台达电子国际(新加坡)私人有限公司 | 封装结构 |
CN108878297A (zh) * | 2018-07-20 | 2018-11-23 | 合肥矽迈微电子科技有限公司 | 芯片封装结构及其制备方法 |
CN111599696A (zh) * | 2020-05-28 | 2020-08-28 | 矽磐微电子(重庆)有限公司 | 半导体模块封装方法及半导体模块 |
CN113035832A (zh) * | 2021-05-25 | 2021-06-25 | 甬矽电子(宁波)股份有限公司 | 晶圆级芯片封装结构及其制作方法和电子设备 |
CN114823644A (zh) * | 2022-03-09 | 2022-07-29 | 浙江大学 | 一种低寄生电感和高散热效率的埋入式功率模块封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN115841995B (zh) | 2023-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI469309B (zh) | 積體電路封裝系統 | |
US10720373B2 (en) | Semiconductor power device with corresponding package and related manufacturing process | |
CN102034780B (zh) | 集成电路芯片、具有该芯片的倒装芯片封装和其制造方法 | |
TW201707159A (zh) | 電子模組 | |
TW201236132A (en) | Semiconductor device | |
CN101901791B (zh) | 一个可用于多封装组件的模组以及一种制作该模组和多封装组件的方法 | |
WO2019029753A1 (zh) | 一种板级架构及其制备方法、移动终端 | |
CN105027276B (zh) | 半导体装置 | |
US20230238315A1 (en) | Semiconductor packaged structure and manufacturing method thereof, and semiconductor device | |
CN104241255A (zh) | 电子组件模块及其制造方法 | |
US20200144140A1 (en) | Power semiconductor module | |
CA2716920C (en) | Semiconductor device, and communication apparatus and electronic apparatus having the same | |
US20180286794A1 (en) | Interposer substrate and method of fabricating the same | |
CN104851858A (zh) | 堆叠的电子封装件 | |
US10790225B1 (en) | Chip package structure and chip package method including bare chips with capacitor polar plate | |
CN208767298U (zh) | 传感器封装 | |
CN103426869B (zh) | 层叠封装件及其制造方法 | |
CN114899155A (zh) | 多种类多数量芯片三维堆叠集成封装结构及其制造方法 | |
CN203351587U (zh) | 半导体器件 | |
CN103794594A (zh) | 半导体封装件 | |
CN115841995A (zh) | 一种封装结构及封装方法 | |
CN115513168A (zh) | 封装结构、封装结构的制备方法和电子设备 | |
CN209880583U (zh) | 半导体封装结构 | |
US20210320073A1 (en) | Electronic package and fabrication method thereof | |
CN112490234A (zh) | 智能功率模块和智能功率模块的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |