CN104851858A - 堆叠的电子封装件 - Google Patents

堆叠的电子封装件 Download PDF

Info

Publication number
CN104851858A
CN104851858A CN201510085230.7A CN201510085230A CN104851858A CN 104851858 A CN104851858 A CN 104851858A CN 201510085230 A CN201510085230 A CN 201510085230A CN 104851858 A CN104851858 A CN 104851858A
Authority
CN
China
Prior art keywords
conductive strips
substrate
label
couple
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510085230.7A
Other languages
English (en)
Other versions
CN104851858B (zh
Inventor
唐继祖
许丽丽
余子毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIASHENG MALAYSIA CO Ltd
Carsem M Sdn Bhd
Original Assignee
JIASHENG MALAYSIA CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIASHENG MALAYSIA CO Ltd filed Critical JIASHENG MALAYSIA CO Ltd
Publication of CN104851858A publication Critical patent/CN104851858A/zh
Application granted granted Critical
Publication of CN104851858B publication Critical patent/CN104851858B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49596—Oscillators in combination with lead-frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

一种堆叠的电子封装件包括基板以及导电带，每一个导电带具有侧面、顶部以及与所述顶部相反的底部。每一个导电带沿着底部耦接到所述基板的上表面，并与其它的导电带分离。所述侧面中的至少一个侧面的长度大于所述侧面中的至少另一个的宽度。包封剂延伸在所述基板的上表面和侧表面以及所述导电带的侧面上。无源电子元件设置在所述导电带之上，每一个导电带沿着所述顶部耦接到所述无源电子元件的端子。

Description

堆叠的电子封装件
技术领域
在此描述的实施例通常涉及堆叠的电子封装件，更具体地，涉及包括将上部封装件或元件电连接到底部基板的导电带的堆叠的电子封装件。
背景技术
某些电子封装件将一个或多个半导体片芯(die)和/或电子元件组合在单个封装件中。例子包括封装中系统(SiP)以及芯片堆叠多芯片模块(MCM)封装件。这些封装技术通常在单个封装中将多个半导体片芯垂直地一个堆叠在另一个上。通常这样做来增加小的电子装置(诸如蜂窝电话)的总体密度。
随着电子装置的尺寸持续降低以及对这些装置的需求的增加，持续地寻求改进以提供电子装置的进一步集成。
发明内容
在此描述的某些实施例提供了与常规电子封装件相比具有减小的尺寸的堆叠的电子封装件。例如，根据一个实施例，堆叠的电子封装件包括基板、耦接到基板的上表面的半导体片芯、以及耦接到基板的上表面的电子元件。导电带每一个都具有侧面、顶部以及与顶部相反的底部，导电带沿着所述底部耦接到基板的上表面并与半导体片芯以及电子元件间隔开。导电带中的至少一个设置在半导体片芯的第一侧上，并且导电带中的至少一个设置在半导体片芯的与第一侧相反的第二侧上。每一个导电带与其它的导电带分离，所述侧面中的至少一个的长度大于所述侧面中的至少另一个的宽度。包封剂延伸在半导体片芯、电子元件以及基板的上表面之上，并覆盖基板的侧表面以及导电带的侧面。无源电子元件设置在所述半导体片芯以及电子元件之上。每一个导电带沿着所述顶部耦接到无源电子元件的端子。
在一实施例中，每一个导电带与其它的导电带电分离且结构上分离。
在另一实施例中，所述无源电子元件为电感器。
在另一实施例中，所述包封剂直接接触导电带的侧面。
在另一实施例中，所述包封剂覆盖所述无源电子元件的上表面以及侧面。
在另一实施例中，所述无源电子元件的上表面以及侧面暴露在包封剂外。
在某些实施例中，所述基板包括被引线围绕的片芯垫盘(diepad)；所述半导体片芯耦接到所述片芯垫盘，所述导电带耦接到所述引线。在其它实施例中，所述基板为印刷电路板(PCB)。
另一实施例提供了一种形成堆叠的电子封装件的方法，包括：提供基板，将半导体片芯耦接到基板的上表面，以及将导电带耦接到基板的上表面。每一个导电带具有侧面、顶部以及与顶部相反的底部，并沿着所述底部耦接到基板的上表面，并且每一个导电带与其它的导电带分离。导电带中的至少一个设置在半导体片芯的第一侧上，并且导电带中的至少一个设置在半导体片芯的与第一侧相反的第二侧上。在半导体片芯以及基板的上表面之上形成包封剂层。所述包封剂层覆盖基板的侧表面以及导电带的侧面。所述导电带耦接到设置在所述半导体片芯之上的无源电子元件的端子。
又一实施例提供了一种形成堆叠的电子封装件的方法，包括通过如下形成所述堆叠的电子封装件的第一部分：提供第一基板，将第一半导体片芯耦接到所述第一基板的上表面，以及将导电带耦接到所述第一基板的上表面。导电带中的至少一个设置在半导体片芯的第一侧上，并且导电带中的至少一个设置在半导体片芯的与第一侧相反的第二侧上。每一个导电带具有长度、宽度以及高度，其中所述长度大于所述宽度。在所述第一半导体片芯以及所述第一基板的上表面之上形成第一包封剂层。所述包封剂层还覆盖所述第一基板的侧表面以及所述导电带的侧面。所述方法还包括通过如下形成所述堆叠的电子封装件的第二部分：提供包括多个端子的第二基板，将第二半导体片芯耦接到所述第二基板的上表面，以及在所述第二半导体片芯以及所述第二基板的上表面及侧面上形成第二包封剂层。所述堆叠的电子封装件的第一部分的导电带耦接到所述堆叠的电子封装件的第二部分的第二基板的端子。每一个导电带在所述第二基板的所述端子中的至少一个和所述第一基板的上表面之间延伸。
在一个实施例中，利用一个或多个接合线将所述第一半导体片芯耦接到所述第一基板。
利用在此描述的实施例，可以实现许多超出常规技术的优点。例如，在某些实施例中，导电带可以用于将上部封装件或元件电连接到底部基板。与在堆叠的封装件和/或元件之间使用外部接触的常规技术相比，这可以减小封装大小。在其它实施例中，导电带可以是刚性的，并在上部封装件或元件与底部基板之间提供特定的最小间隔。此外，导电带可以在包封之前耦接到所述底部基板。这可以简化制造技术，并通过提供耐久的低电阻连接改善了可靠性。根据不同实施例，可能存在这些益处中的一个或多个。在说明书中描述了这些及其它实施例，以及许多其它的优点和特征。
附图说明
图1-3是根据一些实施例的堆叠的电子封装件的简化的截面图；
图4A-4D是示出了根据一个实施例的形成堆叠的电子封装件的方法的简化的截面图；
图5A-5D是示出了根据另一实施例的形成堆叠的电子封装件的方法的简化的截面图；
图6A-6C是示出了根据又一实施例的形成堆叠的电子封装件的方法的简化的截面图；以及
图7A-7D是根据一些实施例的导电带的简化透视图。
具体实施方式
图1-3提供了使用导电带来将上部封装件或元件连接到底部基板的堆叠的电子封装件的简化的截面图。在这些附图所示的示例中，底部基板是引线框架的一部分，并且包括被引线围绕的片芯垫盘。在其它实施例中，底部基板可以包括印刷电路板(PCB)、层压基板、陶瓷基板、有机基板等，和/或不同类型的基板的组合。
图1所示的例子包括导电带106，其耦接到引线108的上表面。导电带106与半导体片芯114和电子元件112间隔开。导电带106中的一个设置为与半导体片芯114相邻，而另一个设置为与电子元件112相邻。导电带106彼此电分离且结构上分离。导电带106可以包括任何导电材料(例如，金属和/或合金)，其提供引线108和无源电子元件104之间的低电阻互连。在某些实施例中，导电带106包括铜或铝中的至少一个。
半导体片芯114耦接到片芯垫盘110的上表面。半导体片芯可以是任何类型的集成电路(IC)。在该示例中，半导体片芯114的上表面上的接合垫盘(bond pad)(未示出)可以利用接合线116电耦接到片芯垫盘110，以形成接地接合。替代地，半导体片芯114的上表面上的接合垫盘可以电耦接到与片芯垫盘110分离的分立接合指(未示出)。半导体片芯114可以包括电耦接到所述片芯垫盘110和/或接合指的多个接合垫盘。
电子元件112还耦接到片芯垫盘110的上表面。电子元件112可以包括一个或多个有源或无源元件，诸如，电阻器、电容器、电感器、晶体管、二极管、变压器、电压源、电流源、真空管、中继器、和/或辉光管等。电子元件112还可以包括任何这些元件的组合。
尽管在图1-3所示的每一个例子中都包括电子元件(例如，电子元件112、212、312、318)，但是某些实施例可以仅仅包括半导体片芯(例如，半导体片芯114、214、314a、314b)并且可以不包括任何电子元件。替代地，尽管在FIGS 1-3所示的每一个例子中都包括半导体片芯(例如，半导体片芯114、214、314a、314b)，但是某些实施例可以仅仅包括电子元件(例如，电子元件112、212、312、318)并且可以不包括任何半导体片芯。
在图1中所示的示例中，导电带106耦接到设置在半导体片芯114和电子元件112之上的无源电子元件104。无源电子元件104可以包括无源电子装置(诸如，电阻器、电容器、电感器)，晶体管，二极管，变压器，电压源，电流源，和/或辉光管等。无源电子元件104可以包括在底表面上的端子(未示出)，其耦接到导电带106的顶部。在某些实施例中，如该例子中所示，无源电子元件104可以比电子元件112大。将较大的元件设置在顶部可以减小封装大小。
在该示例中，包封剂102覆盖无源电子元件104以及导电带106的侧面。包封剂102还覆盖半导体片芯114、电子元件112、以及片芯垫盘110及引线108的上表面和侧表面。在一实施例中，包封剂102具有与导电带106的侧面的直接接触。与对于电连接使用电镀的通孔或环孔(annular rings)的常规技术相比，这提供了较低的电阻率以及改善的可靠性。
图2所示的例子与图1的例子类似之处在于：其包括耦接到引线208的上表面的导电带206。该例子还包括半导体片芯214以及耦接到片芯垫盘210的上表面的电子元件212。无源电子元件204的端子(未示出)耦接到导电带206的顶部。包封剂202覆盖导电带206的侧面，并且还覆盖半导体片芯214、电子元件212、以及片芯垫盘210及引线208的上表面和侧表面。这些部件中的每一个与上面就图1所描述的相应部件类似，并且可以包括类似的特征。
图2所示的例子不同于图1的例子之处在于：无源电子元件204的上表面和侧面暴露在包封剂202外。通过将无源电子元件204放置在包封剂202外，可以降低或消除由无源电子元件204和包封剂202之间的热膨胀系数失配导致的应力。此外，在该实施例中，可以在包封之后附接无源电子元件204。这可以简化包封处理过程以及降低封装成本。
图3所示的例子与图1-2的例子类似之处在于：其也包括耦接到引线308a的上表面的导电带306。该例子还包括耦接到片芯垫盘310a的上表面的电子元件312以及半导体片芯314a。包封剂302a覆盖导电带306的侧面，并且还覆盖半导体片芯314a、电子元件312、以及片芯垫盘310a和引线308a的上表面及侧表面。这些部件中的每一个形成堆叠的电子封装件的第一部分，并且与上面就图1-2所描述的相应部件类似，并且可以包括类似的特征。
图3中示出的例子不同于图1-2的例子之处在于：导电带306的顶部耦接到堆叠的电子封装件的第二部分的引线308b。所述堆叠的电子封装件的第二部分包括耦接到引线308b中的一个引线的上表面以及片芯垫盘310b的电子元件318。半导体片芯314b还耦接到片芯垫盘310b的上表面，并且利用接合线316b电耦接到引线308b中的一个引线的上表面。包封剂302b覆盖半导体片芯314b、电子元件318、以及片芯垫盘310b及引线308b的上表面和侧面。
这些部件中的每一个可以与所述堆叠的电子封装件的第一部分中的相应部件相同，或者与所述相应部件不同。例如，半导体片芯314a可以是与半导体片芯314b不同类型的IC，电子元件312可以是与电子元件318不同类型的元件。类似地，包封剂302a可以包括与包封剂302b相同或不同的材料。此外，所述堆叠的电子封装件的第一和第二部分中的任一或两者可以不包括半导体片芯。类似地，所述堆叠的电子封装件的第一和第二部分中的任一或两者可以不包括电子元件。另外，电子元件318可以仅耦接到引线308b中的一个，或仅耦接到片芯垫盘310b，而不是如该特定的例子中所示的耦接到其两者。
图4A-4D是示出了根据一个实施例的形成堆叠的电子封装件的方法的简化的截面图。该实施例中的堆叠的电子封装件(图4D中示出)与图1的类似，每一个部件可以被以与上面所描述的图1中的相应部件类似的方式配置和/或布置。
在图4A中，提供基板，其包括引线408和片芯垫盘410。如上面解释的，也可以使用其它类型的基板。
在图4B中，导电带406的底部耦接到引线408。电子元件412以及半导体片芯414的底部耦接到片芯垫盘410的上表面。半导体片芯414的上表面上的接合垫盘(未示出)可以利用接合线416电耦接到片芯垫盘410以形成接地接合。替代地，半导体片芯414的上表面上的接合垫盘可以电耦接到与片芯垫盘410分离的分立接合指(未示出)。如上面所解释的，半导体片芯414可以包括电耦接到片芯垫盘410和/或所述接合指的多个接合垫盘。替代地，可以使用其它互连技术，诸如，倒装芯片或焊料接合。
导电带406、半导体片芯414以及电子元件412每一个可以利用已知的粘合剂和/或焊料接合技术(其可能涉及分发或打印处理过程)耦接到底部基板(例如，耦接到引线408和/或片芯垫盘410)。例如，在一个实施例中，导电带406可以是预先形成特定形状的(例如，长形的(oblong)金属棒条)，并耦接到引线408。用于将导电带406耦接到引线408的材料可以是导电的(例如，导电膏)，而用于将半导体片芯414和电子元件412耦接到片芯垫盘410的材料可以是导电的或绝缘的。在另一实施例中，可以根据已知的技术利用模印(stencil)和焊料膏在引线408上形成导电带406，其可以包括利用已知的回流处理过程的固化。在某些实施例中，接合线416可以在回流之后附接。
在图4C中，无源电子元件404耦接到导电带406。可以利用已知的材料(例如，粘合剂、焊料、膏等)和常规技术将无源电子元件404的底表面上的端子(未示出)耦接到导电带406的顶部。导电带406可以具有特定的高度，其使得封装件高度最小化同时在电子元件412和半导体片芯414(以及接合线416)的顶部与无源电子元件404的底表面之间提供足够的间隔。
在图4D中，在半导体片芯414、电子元件412以及片芯垫盘410和引线408的上表面及侧面上形成包封剂402。包封剂还形成在无源电子元件404之上，并覆盖导电带406的侧面。包封剂402可以利用已知的模制技术(例如，注模、转移模制、压缩模制等)形成。包封剂402可以是半导体封装中使用的任何包封剂，包括常规的注模化合物，诸如，由Celanese Corporation制造的PPS聚合物。
图5A-5D是示出了根据另一实施例的形成堆叠的电子封装件的方法的简化的截面图。该实施例中的堆叠的电子封装件(图5D中示出)与图2的类似，每一个部件可以被以与上面所描述的图2中的相应部件类似的方式配置和/或布置。
图5A-5B与图4A-4B类似。在图5A中，提供基板，基板包括引线508以及片芯垫盘510。在图5B中，导电带506的底部耦接到引线508，电子元件512和半导体片芯514的底部耦接到片芯垫盘510的上表面。如上面所说明的，导电带506可以是预先形成特定的形状(例如，长形金属棒条)，并耦接到引线508，或者导电带506可以根据已知的技术(例如，模刻以及焊料膏)在引线508上形成。可以利用已知的回流处理过程将焊料膏固化。半导体片芯514的上表面上的接合垫盘(未示出)可以利用接合线516电耦接到片芯垫盘510，以形成接地接合。替代地，半导体片芯514的上表面上的接合垫盘可以电耦接到与片芯垫盘510分离的分立接合指(未示出)。
在图5C中，在半导体片芯514、电子元件512、以及片芯垫盘510和引线508的上表面及侧面上形成包封剂503。包封剂503还覆盖导电带506的侧面。包封剂503可以利用如上面就图4D中的包封剂402所述的已知的模制技术形成。在一实施例中，可以利用已知的过模制(overmolding)技术在导电带506的顶部之上形成包封剂503。可以利用已知的背研磨技术将包封剂503的延伸在导电带506之上的部分去除，以使导电带506的顶部露出在包封剂503外。
在图5D中，无源电子元件504耦接到导电带506的顶部。然而，不同于图4D，在该实施例中，包封剂503并不覆盖无源电子元件504的上表面及侧面。代替地，无源电子元件504的上表面及侧面暴露在包封剂503外。
图6A-6D是示出了根据又一实施例的形成堆叠的电子封装件的方法的简化的截面图。该实施例中的堆叠的电子封装件(图6C中示出)与图3的类似，每一个部件可以被以与上面所描述的图3中的相应部件类似的方式配置和/或布置。
在图6A中，通过提供第一基板来形成所述堆叠的电子封装件的第一部分。在该示例中，第一基板包括引线608a以及片芯垫盘610a。导电带606的底部耦接到引线608a，电子元件612和半导体片芯614a的底部耦接到片芯垫盘610a的上表面。半导体片芯614a的上表面上的接合垫盘(未示出)可以利用接合线616a电耦接到片芯垫盘610a以形成接地接合。替代地，半导体片芯614a的上表面上的接合垫盘可以电耦接到与片芯垫盘610a分离的分立接合指(未示出)。如上面说明的，导电带606、半导体片芯614a以及电子元件612每一个可以利用已知的技术耦接到底部基板(例如，耦接到引线608a和/或片芯垫盘610a)。导电带606可以如先前描述地形成。
在半导体片芯614a、电子元件612以及片芯垫盘610a和引线608a的上表面及侧面上形成包封剂602a。该包封剂还覆盖导电带606的侧面。片芯垫盘610a和引线608a的底表面可以暴露在包封剂602a外。在一实施例中，可以利用已知的过模制技术在导电带606的顶部之上形成包封剂602a。可以利用已知的背研磨技术将包封剂602a的在导电带606之上延伸的部分去除，以使导电带606的顶部暴露在包封剂602a外。
在图6B中，通过提供第二基板来形成所述堆叠的电子封装件的第二部分。在该示例中，第二基板包括引线608b和片芯垫盘610b。如上面说明的，也可以使用其它类型的基板。
电子元件618和半导体片芯614b的底部耦接到片芯垫盘610b的上表面。利用接合线616b将半导体片芯614b的上表面上的接合垫盘(未示出)电耦接到引线608b中的一个。如上面说明的，半导体片芯614a可以包括电耦接到引线608b中的一个或多个和/或片芯垫盘610b的多个接合垫盘。替代地，可以使用其它互连技术，诸如，倒装芯片或焊料接合。用于将半导体片芯614b和电子元件618耦接到引线608b和片芯垫盘610b的材料可以是导电的或者绝缘的。
在半导体片芯614b、电子元件618以及片芯垫盘610b和引线608b的上表面及侧面上形成包封剂602b。片芯垫盘610b和引线608b的底表面可以暴露在包封剂602b外。可以利用已知的模制材料和技术形成包封剂602b。
在图6C中，所述堆叠的电子封装件的第一部分的导电带606的顶部耦接到所述堆叠的电子封装件的第二部分的引线608b。每一个导电带606在引线608b中的至少一个和引线608a之间延伸。导电带606的顶部可以利用已知的技术(例如，粘合剂、焊料接合等)耦接到引线608b。用于将导电带606耦接到引线608b的材料可以是导电的(例如，导电膏)。
随着所述堆叠的电子封装件的第一部分的导电带606耦接到所述堆叠的电子封装件的第二部分，片芯垫盘610b的底部与包封剂602a相邻。片芯垫盘610a和/或引线608a的底表面可以暴露在堆叠的电子封装件外。
应当理解，根据一些实施例，图4A-4D、5A-5D以及6A-6C中所示的具体步骤提供了形成堆叠的电子封装件的特定方法。根据替代的实施例，也可能执行其它步骤顺序。例如，可以以不同的顺序执行上面所概述的步骤。此外，图4A-4D、5A-5D以及6A-6C中所示的各步骤可以包括多个亚步骤，在适当时这些亚步骤可以以各种不同顺序执行。此外，根据特定的应用，可以增加或去除附加的步骤。
图7A-7D是根据一些实施例的导电带的简化透视图。这些附图中所示的导电带仅仅作为示例提供，并且并不意图作为限制。在某些实施例中，导电带可以是刚性的，并且在上部封装件或元件与底部基板之间提供特定的最小间隔。
图7A示出了以矩形棒条(或长形金属棒条)形状的导电带706a。在该示例中，导电带706a的正面和背面的长度大于每一个端部的宽度。如先前所述的，根据实施例，导电棒条706a的底部可以耦接到基板，并且顶部可以耦接到无源电子元件或另一基板。
图7B示出了也以矩形棒条形状的导电带706b，除了在该示例中，导电带706b包括沿着导电棒条706b的中心底部的切口。其它实施例可以使用除了该切口可以沿着中心顶部之外类似的形状。图7C示出了导电带706c，其包括沿着导电棒条706c的中心底部的切口以及在每一个顶部端部上的切口。其它实施例可以使用除了切口可以沿着中心顶部以及每一个底部端部上的切口之外类似的形状。图7D示出了以立方体形状的导电带706d。导电带706d可以具有，或者可以不具有，这些面中的至少一个的长度大于这些面中的至少另一个的宽度。这些不同的形状可能对于某些基板类型和/或配置(或者无源电子元件类型和/或配置)是有用的或者甚至必要的。
图7A-7D所示的导电带可以提供下部基板和上部无源电子元件或者基板之间的耐久的低电阻连接。与必须考虑多个处理过程(例如，膜沉积、光刻、蚀刻、清洗、金属沉积等)中的偏差的常规的通孔蚀刻技术相比，该导电带还提供了一致的尺寸(长度，宽度和高度)。该降低的偏差可以改善产率、使得能够实现封装大小的降低，以及降低封装成本。
尽管已经就具体实施例描述了本发明，但是本领域技术人员应当明了，本发明的范围并不限于在此描述的实施例。例如，一个或多个实施例的特征可以与其它实施例的一个或多个特征组合，而不偏离本发明的范围。因此，说明书以及附图应被认为是示例性的，而不是限制性的。因此，本发明的范围应当参考所附权利要求以及其等同物的完全范围来确定，而不是参考上面的说明来确定。

Claims (20)

1.一种堆叠的电子封装件，包括：
基板；
半导体片芯，其耦接到所述基板的上表面；
电子元件，其耦接到所述基板的上表面；
导电带，每一个导电带具有侧面、顶部和与所述顶部相反的底部，每一个导电带沿着所述底部耦接到所述基板的上表面并与所述半导体片芯以及所述电子元件间隔开，所述导电带中的至少一个设置在所述半导体片芯的第一侧上，并且所述导电带中的至少一个设置在所述半导体片芯的与所述第一侧相反的第二侧上，每一个导电带与其它的导电带分离，并且所述侧面中的至少一个侧面的长度大于所述侧面中的至少另一个侧面的宽度；
包封剂，延伸在所述半导体片芯、所述电子元件以及所述基板的上表面之上，并且覆盖所述基板的侧表面以及所述导电带的所述侧面；以及
无源电子元件，设置在所述半导体片芯以及所述电子元件之上，每一个导电带沿着所述顶部耦接到所述无源电子元件的端子。
2.如权利要求1所述的堆叠的电子封装件，其中每一个导电带与其它的导电带电分离并且结构上分离。
3.如权利要求1所述的堆叠的电子封装件，其中所述无源电子元件是电感器。
4.如权利要求1所述的堆叠的电子封装件，其中所述包封剂直接接触所述导电带的所述侧面。
5.如权利要求1所述的堆叠的电子封装件，其中所述包封剂覆盖所述无源电子元件的上表面和侧面。
6.如权利要求1所述的堆叠的电子封装件，其中所述无源电子元件的上表面和暴露在所述包封剂外。
7.如权利要求1所述的堆叠的电子封装件，其中所述基板包括被引线围绕的片芯垫盘，所述半导体片芯耦接到所述片芯垫盘，并且所述导电带耦接到所述引线。
8.如权利要求1所述的堆叠的电子封装件，其中所述基板是印刷电路板PCB。
9.一种形成堆叠的电子封装件的方法，所述方法包括：
提供基板；
将半导体片芯耦接到所述基板的上表面；
将导电带耦接到所述基板的上表面，每一个导电带具有侧面、顶部和与所述顶部相反的底部，每一个导电带沿着所述底部耦接到所述基板的上表面，并且与其它的导电带分离，所述导电带中的至少一个设置在所述半导体片芯的第一侧上，并且所述导电带中的至少一个设置在所述半导体片芯的与所述第一侧相反的第二侧上；之后
在所述半导体片芯以及所述基板的上表面之上形成包封剂层，所述包封剂层覆盖所述基板的侧表面以及所述导电带的侧面；以及
将所述导电带耦接到设置在所述半导体片芯之上的无源电子元件的端子。
10.如权利要求9所述的方法，其中每一个导电带与其它的导电带电分离且结构上分离。
11.如权利要求9所述的方法，其中所述包封剂层直接接触所述导电带的所述侧面。
12.如权利要求9所述的方法，其中所述包封剂层还形成在所述无源电子元件的上表面以及侧面上。
13.如权利要求9所述的方法，其中所述无源电子元件的上表面以及侧面暴露在所述包封剂层外。
14.如权利要求9所述的方法，其中所述基板包括被引线围绕的片芯垫盘，所述半导体片芯耦接到所述片芯垫盘，并且所述导电带耦接到所述引线。
15.如权利要求9所述的方法，其中所述无源电子元件是电感器，该电感器尺寸比所述半导体片芯大。
16.一种形成堆叠的电子封装件的方法，所述方法包括：
通过如下形成所述堆叠的电子封装件的第一部分：
提供第一基板；
将第一半导体片芯耦接到所述第一基板的上表面；
将导电带耦接到所述第一基板的所述上表面，所述导电带中的至少一个设置在所述半导体片芯的第一侧上，并且所述导电带中的至少一个设置在所述半导体片芯的与所述第一侧相反的第二侧上，每一个导电带具有长度、宽度以及高度，其中所述长度大于所述宽度；以及之后
在所述第一半导体片芯以及所述第一基板的所述上表面之上形成第一包封剂层，所述包封剂层还覆盖所述第一基板的侧表面以及所述导电带的侧面；
通过如下形成所述堆叠的电子封装件的第二部分：
提供包括多个端子的第二基板；
将第二半导体片芯耦接到所述第二基板的上表面；以及
在所述第二半导体片芯以及所述第二基板的上表面和侧面上形成第二包封剂层；
将所述堆叠的电子封装件的所述第一部分的导电带耦接到所述堆叠的电子封装件的所述第二部分的所述第二基板的端子，每一个导电带在所述端子中的至少一个端子与所述第一基板的所述上表面之间延伸。
17.如权利要求16所述的方法，其中所述包封剂层直接接触所述导电带的每一个所述侧面。
18.如权利要求16所述的方法，其中所述第一半导体片芯利用一个或多个接合线耦接到所述第一基板。
19.如权利要求16所述的方法，其中所述第一基板包括被引线围绕的片芯垫盘，所述第一半导体片芯耦接到所述片芯垫盘，并且所述导电带耦接到所述引线。
20.如权利要求16所述的方法，其中所述第一基板是印刷电路板PCB。
CN201510085230.7A 2014-02-19 2015-02-17 堆叠的电子封装件 Active CN104851858B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
MYPI2014700369A MY171261A (en) 2014-02-19 2014-02-19 Stacked electronic packages
MYPI2014700369 2014-02-19

Publications (2)

Publication Number Publication Date
CN104851858A true CN104851858A (zh) 2015-08-19
CN104851858B CN104851858B (zh) 2019-01-08

Family

ID=53799396

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510085230.7A Active CN104851858B (zh) 2014-02-19 2015-02-17 堆叠的电子封装件

Country Status (3)

Country Link
US (1) US9640517B2 (zh)
CN (1) CN104851858B (zh)
MY (1) MY171261A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017093907A1 (en) * 2015-11-30 2017-06-08 At&S (China) Co. Ltd. Electronic device with a plurality of component carrier packages being electrically and mechanically connected
CN109075151A (zh) * 2016-04-26 2018-12-21 凌力尔特科技有限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
WO2022205497A1 (zh) * 2021-03-30 2022-10-06 光华临港工程应用技术研发(上海)有限公司 一种功率组件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
JP7268988B2 (ja) * 2018-11-08 2023-05-08 新光電気工業株式会社 電子部品及び電子部品の製造方法
US10971434B2 (en) 2019-05-02 2021-04-06 Silanna Asia Pte Ltd Lead frame package having conductive surface with integral lead finger

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100258928A1 (en) * 2009-04-14 2010-10-14 Chi Heejo Integrated circuit packaging system with stacked integrated circuit and method of manufacture thereof
US20110285009A1 (en) * 2010-05-24 2011-11-24 Chi Heejo Integrated circuit packaging system with dual side connection and method of manufacture thereof
CN102637678A (zh) * 2011-02-15 2012-08-15 欣兴电子股份有限公司 封装堆栈装置及其制法
CN203351587U (zh) * 2012-09-17 2013-12-18 新科金朋有限公司 半导体器件

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62104149A (ja) 1985-10-30 1987-05-14 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 集積回路チツプ・モジユ−ル
US5138438A (en) * 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
DE69330450T2 (de) 1992-08-05 2001-11-08 Fujitsu Ltd Dreidimensionaler Multichipmodul
US5781031A (en) 1995-11-21 1998-07-14 International Business Machines Corporation Programmable logic array
KR20010106420A (ko) 1998-07-27 2001-11-29 파리스,사덱,엠 다층 집적 회로를 위한 3차원 패킹 기술
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6822331B2 (en) 2001-06-14 2004-11-23 Delphi Technologies, Inc. Method of mounting a circuit component and joint structure therefor
US7005325B2 (en) 2004-02-05 2006-02-28 St Assembly Test Services Ltd. Semiconductor package with passive device integration
US20070235217A1 (en) 2006-03-29 2007-10-11 Workman Derek B Devices with microjetted polymer standoffs
US8133762B2 (en) 2009-03-17 2012-03-13 Stats Chippac, Ltd. Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
US7656031B2 (en) 2007-02-05 2010-02-02 Bridge Semiconductor Corporation Stackable semiconductor package having metal pin within through hole of package
US9147644B2 (en) 2008-02-26 2015-09-29 International Rectifier Corporation Semiconductor device and passive component integration in a semiconductor package
SG148054A1 (en) 2007-05-17 2008-12-31 Micron Technology Inc Semiconductor packages and method for fabricating semiconductor packages with discrete components
US9601412B2 (en) 2007-06-08 2017-03-21 Cyntec Co., Ltd. Three-dimensional package structure
KR100885924B1 (ko) * 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US7867878B2 (en) 2007-09-21 2011-01-11 Infineon Technologies Ag Stacked semiconductor chips
US7915721B2 (en) 2008-03-12 2011-03-29 Fairchild Semiconductor Corporation Semiconductor die package including IC driver and bridge
US8629495B2 (en) 2008-04-15 2014-01-14 Nxp, B.V. High frequency field-effect transistor
US7772046B2 (en) 2008-06-04 2010-08-10 Stats Chippac, Ltd. Semiconductor device having electrical devices mounted to IPD structure and method for shielding electromagnetic interference
US7969018B2 (en) 2008-07-15 2011-06-28 Infineon Technologies Ag Stacked semiconductor chips with separate encapsulations
US20100019362A1 (en) * 2008-07-23 2010-01-28 Manolito Galera Isolated stacked die semiconductor packages
US9324700B2 (en) 2008-09-05 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels
US8263437B2 (en) 2008-09-05 2012-09-11 STATS ChiPAC, Ltd. Semiconductor device and method of forming an IPD over a high-resistivity encapsulant separated from other IPDS and baseband circuit
US7843047B2 (en) 2008-11-21 2010-11-30 Stats Chippac Ltd. Encapsulant interposer system with integrated passive devices and manufacturing method therefor
US8168470B2 (en) 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
US7858441B2 (en) 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US7776655B2 (en) 2008-12-10 2010-08-17 Stats Chippac, Ltd. Semiconductor device and method of forming conductive pillars in recessed region of peripheral area around the device for electrical interconnection to other devices
US7935570B2 (en) 2008-12-10 2011-05-03 Stats Chippac, Ltd. Semiconductor device and method of embedding integrated passive devices into the package electrically interconnected using conductive pillars
US9257356B2 (en) 2008-12-10 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming an IPD beneath a semiconductor die with direct connection to external devices
US7642128B1 (en) 2008-12-12 2010-01-05 Stats Chippac, Ltd. Semiconductor device and method of forming a vertical interconnect structure for 3-D FO-WLCSP
US20100244212A1 (en) 2009-03-27 2010-09-30 Jong-Woo Ha Integrated circuit packaging system with post type interconnector and method of manufacture thereof
US8503186B2 (en) 2009-07-30 2013-08-06 Megica Corporation System-in packages
KR101624975B1 (ko) 2009-11-17 2016-05-30 삼성전자주식회사 3차원 반도체 기억 소자
TWI581384B (zh) 2009-12-07 2017-05-01 英特希爾美國公司 堆疊式電子電感封裝組件及其製造技術
US8513784B2 (en) 2010-03-18 2013-08-20 Alpha & Omega Semiconductor Incorporated Multi-layer lead frame package and method of fabrication
US8581376B2 (en) 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8686546B2 (en) 2010-06-18 2014-04-01 Alpha & Omega Semiconductor, Inc. Combined packaged power semiconductor device
US20120049334A1 (en) 2010-08-27 2012-03-01 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Leadframe as Vertical Interconnect Structure Between Stacked Semiconductor Die
DE102011084603A1 (de) 2010-10-25 2012-05-16 Samsung Electronics Co., Ltd. Dreidimensionales Halbleiterbauelement
US8273604B2 (en) 2011-02-22 2012-09-25 STAT ChipPAC, Ltd. Semiconductor device and method of forming WLCSP structure using protruded MLP
IT1404382B1 (it) 2011-02-24 2013-11-22 St Microelectronics Srl Dispositivo elettronico per applicazioni ad elevata potenza.
US20120228696A1 (en) 2011-03-07 2012-09-13 Texas Instruments Incorporated Stacked die power converter
US8669650B2 (en) 2011-03-31 2014-03-11 Alpha & Omega Semiconductor, Inc. Flip chip semiconductor device
US8546849B2 (en) * 2011-05-04 2013-10-01 International Rectifier Corporation High voltage cascoded III-nitride rectifier package utilizing clips on package surface
US9312218B2 (en) 2011-05-12 2016-04-12 Stats Chippac, Ltd. Semiconductor device and method of forming leadframe with conductive bodies for vertical electrical interconnect of semiconductor die
US8247269B1 (en) 2011-06-29 2012-08-21 Fairchild Semiconductor Corporation Wafer level embedded and stacked die power system-in-package packages
US9559039B2 (en) * 2012-09-17 2017-01-31 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using substrate having base and conductive posts to form vertical interconnect structure in embedded die package
US9736925B2 (en) * 2014-01-31 2017-08-15 Stmicroelectronics S.R.L. Packaged semiconductor device having a shielding against electromagnetic interference and manufacturing process thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100258928A1 (en) * 2009-04-14 2010-10-14 Chi Heejo Integrated circuit packaging system with stacked integrated circuit and method of manufacture thereof
US20110285009A1 (en) * 2010-05-24 2011-11-24 Chi Heejo Integrated circuit packaging system with dual side connection and method of manufacture thereof
CN102637678A (zh) * 2011-02-15 2012-08-15 欣兴电子股份有限公司 封装堆栈装置及其制法
CN203351587U (zh) * 2012-09-17 2013-12-18 新科金朋有限公司 半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017093907A1 (en) * 2015-11-30 2017-06-08 At&S (China) Co. Ltd. Electronic device with a plurality of component carrier packages being electrically and mechanically connected
US10643928B2 (en) 2015-11-30 2020-05-05 At&S (China) Co. Ltd. Electronic device with a plurality of component carrier packages being electrically and mechanically connected
CN109075151A (zh) * 2016-04-26 2018-12-21 凌力尔特科技有限责任公司 用于组件封装电路的机械配合、和电及热传导的引线框架
WO2022205497A1 (zh) * 2021-03-30 2022-10-06 光华临港工程应用技术研发(上海)有限公司 一种功率组件

Also Published As

Publication number Publication date
US20150237721A1 (en) 2015-08-20
CN104851858B (zh) 2019-01-08
US9640517B2 (en) 2017-05-02
MY171261A (en) 2019-10-07

Similar Documents

Publication Publication Date Title
US9589869B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
CN102308383B (zh) 半导体管芯封装件及其制造方法
CN102157391B (zh) 半导体器件和形成垂直互连的薄外形wlcsp的方法
CN104851858A (zh) 堆叠的电子封装件
US20220293496A1 (en) Semiconductor package with plurality of leads and sealing resin
CN108122862B (zh) 半导体装置封装及其制造方法
CN107622989B (zh) 半导体封装装置及其制造方法
US20180233457A1 (en) Semiconductor device package and method of manufacturing the same
US11296069B2 (en) Substrate interposer on a leaderframe
US20090057822A1 (en) Semiconductor component and method of manufacture
US11004775B2 (en) SMDS integration on QFN by 3D stacked solution
KR101519062B1 (ko) 반도체 소자 패키지
CN103681607A (zh) 半导体器件及其制作方法
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
US9466588B2 (en) Method and apparatus for multi-chip structure semiconductor package
US11272618B2 (en) Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
CN114823597A (zh) 半导体器件封装和制造半导体器件封装的方法
CN111627872A (zh) 具有热沉的半导体封装
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
US10529680B2 (en) Encapsulated electronic device mounted on a redistribution layer
CN203351587U (zh) 半导体器件
US9117807B2 (en) Integrated passives package, semiconductor module and method of manufacturing
CN102832182A (zh) 半导体封装件及其制造方法
US10840172B2 (en) Leadframe, semiconductor package including a leadframe and method for forming a semiconductor package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant