JPS6129155A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6129155A JPS6129155A JP15074284A JP15074284A JPS6129155A JP S6129155 A JPS6129155 A JP S6129155A JP 15074284 A JP15074284 A JP 15074284A JP 15074284 A JP15074284 A JP 15074284A JP S6129155 A JPS6129155 A JP S6129155A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- fusion
- semiconductor device
- solder
- welded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
- H01L2924/16315—Shape
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は半導体装置のうち、キャップの構造に関する。
ICなどの半導体装置のパッケージには、半導体チップ
をリードベースに収容し配線した後、内部の半導体チッ
プを保護するために、リードベースにキャップを溶着さ
せて、気密に封止しているものがある。
をリードベースに収容し配線した後、内部の半導体チッ
プを保護するために、リードベースにキャップを溶着さ
せて、気密に封止しているものがある。
このようなパンケージにおいて、ICの高集積化と共に
、半導体チップが大型化しており、それを収容するリー
ドベースやキャップも大きくなってきた。従って、キャ
ップ溶着部も広域に亙っており、キャップの溶着による
半導体装置の気密封止については、一層十分な配慮が必
要である。
、半導体チップが大型化しており、それを収容するリー
ドベースやキャップも大きくなってきた。従って、キャ
ップ溶着部も広域に亙っており、キャップの溶着による
半導体装置の気密封止については、一層十分な配慮が必
要である。
[従来の技術]
第4図はキャップをセラミックリードベース上に溶着す
るセラミンクパッケージの構造断面図である。
るセラミンクパッケージの構造断面図である。
図において、1はリードベース、2はキャップ。
3は半導体チップ、4はポンディングワイヤー。
5は外部リードで、キャップ2は金錫はんだ、又は普通
はんだ等のソルダー(溶着材)6を溶融してリードベー
ス1のメタライズ層7に溶着させている。
はんだ等のソルダー(溶着材)6を溶融してリードベー
ス1のメタライズ層7に溶着させている。
この溶着部分の幅は約2fl程度、キャップ2は通常、
厚みが0.3m程度の金属板、例えば金メッキしたコバ
ール板が用いられている。
厚みが0.3m程度の金属板、例えば金メッキしたコバ
ール板が用いられている。
[発明が解決しようとする問題点コ
ところで、上記のようにリードベースやキャップが大型
化してくると、溶着部分が長くなって、溶着に不具合な
問題が一層クローズアンプしてきた。それは、第5図に
示す部分断面図のように、溶着部分が長くなると気泡が
ソルダー6の中に閉じ込められ易くなり、その中にボイ
ドHが形成されることで、このようなボイドHができる
と、それがリークの発生源となってICの信頼性を損な
う。このような気泡はソルダーの溶融時に発生して、大
きいものは長さ5鶴位にもなる。
化してくると、溶着部分が長くなって、溶着に不具合な
問題が一層クローズアンプしてきた。それは、第5図に
示す部分断面図のように、溶着部分が長くなると気泡が
ソルダー6の中に閉じ込められ易くなり、その中にボイ
ドHが形成されることで、このようなボイドHができる
と、それがリークの発生源となってICの信頼性を損な
う。このような気泡はソルダーの溶融時に発生して、大
きいものは長さ5鶴位にもなる。
本発明は、このようなボイドHを解消させるキャップを
設しすた、半導体装置を提案するものである。
設しすた、半導体装置を提案するものである。
[問題点を解決するための手段]
その問題は、リードベースに溶着する周囲溶着部分に、
複数の孔を設けたキャップを具備している半導体装置、
あるいは、リードベースに溶着する周囲溶着部分の周囲
から、該溶着部分の途中まで形成された複数の切欠けを
設けたキャップを具備している半導体装置によって解決
される。
複数の孔を設けたキャップを具備している半導体装置、
あるいは、リードベースに溶着する周囲溶着部分の周囲
から、該溶着部分の途中まで形成された複数の切欠けを
設けたキャップを具備している半導体装置によって解決
される。
[作用]
即ち、熔融時に、ソルダーより発生した気泡が、キャッ
プの孔または切欠けを通して逃げられる構造にして、熔
融後の固化時には、ボイドの含まれないキャップの溶着
部にするものである。
プの孔または切欠けを通して逃げられる構造にして、熔
融後の固化時には、ボイドの含まれないキャップの溶着
部にするものである。
[実施例]
以下2図面を参照して実施例によって詳細に説明する。
第1図は本発明にかかる一実施例のキャップ11の平面
図を示しており、本例は孔21をキャップの周囲に設け
た例である。
図を示しており、本例は孔21をキャップの周囲に設け
た例である。
孔21は直径0.1〜1flφの小孔を、はぼl a+
間隔で設けてお(。このような小孔は放電加工やレーザ
加工を利用して、金属キャップに容易に孔開けすること
ができる。
間隔で設けてお(。このような小孔は放電加工やレーザ
加工を利用して、金属キャップに容易に孔開けすること
ができる。
次に、第2図は本発明にかかる他の実施例のキャップ1
2の平面図を示しており、本例は切欠け22をキャップ
周縁にギザギザ状に設けた切欠けの例で、同様に周縁を
放電加工して形成することかで□ きる。
2の平面図を示しており、本例は切欠け22をキャップ
周縁にギザギザ状に設けた切欠けの例で、同様に周縁を
放電加工して形成することかで□ きる。
このような構造にして、ソルダーを溶融し、キャップと
メタライズ層7を溶着すれば、発生した気泡は孔21あ
るいは切欠け22から放出され、ボイドが溶着部分に残
る問題はなくなる。第3図は本発明にかかる半導体装置
の部分断面図を示しており、キャップ11を使用して、
気泡が孔21から抜は出た状態を図示している。
メタライズ層7を溶着すれば、発生した気泡は孔21あ
るいは切欠け22から放出され、ボイドが溶着部分に残
る問題はなくなる。第3図は本発明にかかる半導体装置
の部分断面図を示しており、キャップ11を使用して、
気泡が孔21から抜は出た状態を図示している。
[発明の効果]
以上の説明から明らかなように、本発明によればキャッ
プとリードベースとの溶着部のボイドが解消されて、気
密性の高い半導体装置が得られ、ICの信頼性向上に一
層役立つものである。
プとリードベースとの溶着部のボイドが解消されて、気
密性の高い半導体装置が得られ、ICの信頼性向上に一
層役立つものである。
第1図および第2図は本発明にかかるキャップの平面図
、 第3図は本発明にかかるキャップを使用した半導体装置
の部分断面図、 第4図は本発明を適用する半導体装置の一例の断面図、 第5図はその問題点を示す部分断面図である。 図において、 1はり−ドヘース、 2.IL 12はキャップ、
3ば半導体チップ、 4はボンディングワイヤ5は
外部リード、 6はソルダー、7はメタライズ層
、 Hはボイド、21は孔、 22は
切欠けを示している。
、 第3図は本発明にかかるキャップを使用した半導体装置
の部分断面図、 第4図は本発明を適用する半導体装置の一例の断面図、 第5図はその問題点を示す部分断面図である。 図において、 1はり−ドヘース、 2.IL 12はキャップ、
3ば半導体チップ、 4はボンディングワイヤ5は
外部リード、 6はソルダー、7はメタライズ層
、 Hはボイド、21は孔、 22は
切欠けを示している。
Claims (2)
- (1)リードベースに溶着する周囲溶着部分に、複数の
孔を設けたキャップを具備してなることを特徴とする半
導体装置。 - (2)リードベースに溶着する周囲溶着部分の周囲から
、該溶着部分の途中まで形成された複数の切欠けを設け
たキャップを具備していることを特徴とする半導体装置
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15074284A JPS6129155A (ja) | 1984-07-19 | 1984-07-19 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15074284A JPS6129155A (ja) | 1984-07-19 | 1984-07-19 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6129155A true JPS6129155A (ja) | 1986-02-10 |
Family
ID=15503420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15074284A Pending JPS6129155A (ja) | 1984-07-19 | 1984-07-19 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6129155A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63219142A (ja) * | 1987-03-07 | 1988-09-12 | Shinko Electric Ind Co Ltd | 電子部品用パツケ−ジ |
JPH02273958A (ja) * | 1989-04-17 | 1990-11-08 | Sumitomo Electric Ind Ltd | 半導体用パッケージの封止方法 |
US4974769A (en) * | 1988-04-28 | 1990-12-04 | Hitachi, Ltd. | Method of joining composite structures |
EP1429387A3 (en) * | 2002-11-18 | 2009-12-16 | NEC Electronics Corporation | Electronic device capable of preventing electromagnetic wave from being radiated |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5487183A (en) * | 1977-12-23 | 1979-07-11 | Hitachi Ltd | Package for semiconductor device |
-
1984
- 1984-07-19 JP JP15074284A patent/JPS6129155A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5487183A (en) * | 1977-12-23 | 1979-07-11 | Hitachi Ltd | Package for semiconductor device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63219142A (ja) * | 1987-03-07 | 1988-09-12 | Shinko Electric Ind Co Ltd | 電子部品用パツケ−ジ |
US4974769A (en) * | 1988-04-28 | 1990-12-04 | Hitachi, Ltd. | Method of joining composite structures |
JPH02273958A (ja) * | 1989-04-17 | 1990-11-08 | Sumitomo Electric Ind Ltd | 半導体用パッケージの封止方法 |
EP1429387A3 (en) * | 2002-11-18 | 2009-12-16 | NEC Electronics Corporation | Electronic device capable of preventing electromagnetic wave from being radiated |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100342455B1 (ko) | 반도체장치및그제조방법 | |
KR100378278B1 (ko) | 전자 부품 | |
JP2002118192A (ja) | 半導体装置およびその製造方法 | |
JP2000311959A (ja) | 半導体装置とその製造方法 | |
JPS62149155A (ja) | 封止電子装置 | |
JP2005019966A (ja) | 半導体装置及びその製造方法 | |
JPS6129155A (ja) | 半導体装置 | |
EP0098176A2 (en) | The packaging of semiconductor chips | |
JPS58219757A (ja) | 半導体装置 | |
JPH06140523A (ja) | 半導体素子収納用パッケージ | |
JPH0228351A (ja) | 半導体装置 | |
JP2531768B2 (ja) | 半田封止構造 | |
JPS5940774Y2 (ja) | マルチチツプ集積回路の気密実装構造 | |
JPH0334445A (ja) | 半導体集積回路装置およびその封止構造 | |
JPH0357223A (ja) | 半導体装置 | |
JP2522503B2 (ja) | 半導体装置 | |
JPS60165742A (ja) | 半導体装置 | |
JPS607751A (ja) | 半導体装置 | |
JPH05121492A (ja) | Tabテープ | |
JPH0737932A (ja) | 半導体装置およびその実装方法 | |
JPS634350B2 (ja) | ||
JPH0621248A (ja) | 電子部品用パッケージ | |
JPH02244658A (ja) | 半導体装置 | |
JPS5832435A (ja) | 半導体装置 | |
JP2001085596A (ja) | 段差式パッケージ |