JPS62149155A - 封止電子装置 - Google Patents

封止電子装置

Info

Publication number
JPS62149155A
JPS62149155A JP61048402A JP4840286A JPS62149155A JP S62149155 A JPS62149155 A JP S62149155A JP 61048402 A JP61048402 A JP 61048402A JP 4840286 A JP4840286 A JP 4840286A JP S62149155 A JPS62149155 A JP S62149155A
Authority
JP
Japan
Prior art keywords
base
electronic device
sealing
adhesive
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61048402A
Other languages
English (en)
Inventor
Tomio Yamada
富男 山田
Akiro Hoshi
星　彰郎
Kazuo Yamazaki
和夫 山崎
Hidemasa Kagii
鍵井　秀政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Eastern Japan Semiconductor Inc
Original Assignee
Hitachi Ltd
Hitachi Tohbu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Tohbu Semiconductor Ltd filed Critical Hitachi Ltd
Publication of JPS62149155A publication Critical patent/JPS62149155A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、封止電子装置、特に、気密封止技術に関し、
例えば、半導体装置に利用して有効なものに関する。
〔従来の技術〕 ＩＣ，ＬＳＩ等を実装するためのパッケージは、使用材
料によって、缶封形、プラス千ツク・パッケージ形及び
セラミックパッケージ形の３種に分けられる。
このうち、セラミックパッケージには、ｆｉｌ　ＣＰ（
Ｃｅｒａｍｉｃ　　Ｐａｃｋａｇｅ）、（２１ＣＤ（Ｃ
ｅｒ−Ｄｉｐ）　、（３１ＬＣＣ（ＬｅａｄｌｅｓｓＣ
ｈｉｐ　　Ｃａｒｒｉｅｒ）とがある。
ｉｌｌのＣＰは配線を施したアルミナ基板（ベース）に
ＩＣを搭載し、ワイヤボンディング後キャンプを被せた
ものである。キャップ材には金属製とセラミック製とが
あり、前者は抵抗溶接、金属ロウにより、後者はガラス
で接着する。
（２）のＣＤはセラミックとリードフレームを用いたＤ
ＩＬ　（Ｄｕａｌ　　ｉｎ　　Ｌｉｎｅ　　Ｐａｃｋａ
ｇｅ）である、ＩＣを搭載し、リードフレームとワイヤ
ボンディングした後、同形のセラミック製キャップを被
せ、ガラスで封着する。
（３）のＬＣＣはセラミックチップキャリアとも呼ばれ
る。リード線を完全になくし、配線をパッケージの下部
まで施したものである。ＣＰと同じくキャンプには金属
製とセラミック製とがあり、実装はソルダリフローで行
う。実装面積は最も小さく高密度実装に適している。
第２３図はＬＣＣパッケージの例を示す一部平面図、第
２４図はそのＡ−Ａ視断面図である。
１は封止体基部となるセラミックベース、２は蓋部であ
るキャンプ、３は配線の施された側溝である。４は電子
素子を搭載するための凹部であるキャビティー、５はガ
ラスまたは金属ロウ等の接着材である。
組立封止にあたっては、セラミックベース１のキャビテ
ィー４内に電子素子（半導体装ノブ）６を搭載し、ワイ
ヤボンディング技術を用いて配線３と半導体チップの電
極とをアルミニューム線の如きワイヤＩＩで接続した後
、ガラス等の接着材５を用いてキャンプ２とベースｌと
を接着させ気密封止する。
なお、封止電子装Ｗを述べである例としては、株式会社
工業調査会発行「電子材料１９８３年５月号」昭和５８
年５月１日発行　Ｐ２Ｏ３がある。
〔発明が解決しようとする問題点〕
前記封止工程の際には接着材５が低融点ガラスの場合４
２０℃から４６０℃の加熱処理が行われてガラスを熔融
させ、ベースとキャップとを接着させる。鉛を含む低融
点ガラスの融点は４２０℃前後であり、加熱処理温度は
低融点ガラスの融点より高い。すなわち、低融点ガラス
が溶融し、キャビティー内と外部雰囲気とが遮断された
後もパッケージ全体は加熱されるため、キャビティー内
に残留する気体が加熱により膨張し、キャビティー内の
内圧が高まると、熔融したガラスの一部を押しのけて内
圧を低下させようとし、第２４図に示すような凹部（以
下、ブローホールと称す。）７が形成されてしまう。封
止代ａがブローホール７の深さｅより極めて大きければ
半導体装置の気密性、信頼性に影響はないが、最近のパ
ッケージの動向である高密度実装を可能とする小型パッ
ケージの要求から、本発明者等は封止代ａを０．８２ｍ
としてパッケージの小型化を行なっているため、ブロー
ホール７が発生すると実質的な封止幅は０．３ｍｍとき
わめて小さくなり、半導体装置の気密性、信頼性が著し
く低下する危惧があることがわかった。
さらに、ＬＣＣタイプパッケージでは、ＬＳＩ等の大型
チップを搭載する場合、キャビティー容積が比較的大き
くなり、膨張する気体の体積が増加し、前記の如き封止
代ａが小さいとブローホールに対処できなくなることが
あり、また、キャビティーの空間が大きいために、ブロ
ーホール自体も発生し易い等の問題がある。
本発明の目的は、高密度実装可能な小型パンケージであ
り、かつ、信頼性の高い封止電子装置を提供することに
ある。
本発明の他の目的は、封止体基部と蓋部を有するパンケ
ージの封止信頼性を向上できる封止技術を提供すること
にある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
すなわち、封止体基部と蓋部との間に接着材を介設され
てなる封止部を接着材の厚みが部分的に狭くなるように
構成したものである。
〔作用〕
封止部が接着材の厚みが部分的に狭くなるように構成さ
れていると、ブローホールが直接的に阻止されるととも
に、接着材の表面張力が高められるため、ブローホール
の封止部への深い進入が防止されることになる。
封止工程の熱処理時に発生するブローホールが接着材中
に深く進入するのを防止されるため、封止電子装置の信
頼性を充分確保できる最低の封止幅を保証できることに
より、封止代をきわめて小さくでき、高密度実装可能な
小型パッケージが提供できるとともに、封止信頼性を向
上することができる。
〔実施例１〕 本発明の詳細な説明する前に本発明者が本発明前に見い
だした現象について説明し、かつ、本発明のブローホー
ル阻止原理について検討する。
本発明者等は本発明前にリードフレームを用いたセラミ
ックパッケージの開発中に、接着材となるガラスが封止
時の加熱処理中にリード間から溶出する不良現象を発見
した。
第２５図はリードフレームを用いたセラミックパッケー
ジの模式図で、電子素子６を搭載するキャビティー４を
有する封止体基部となるセラミックペース１と、図示さ
れない前記ペースと同一形状のキャップ２と、電子素子
６の電極と金属細線１１で接続されたり一ド１６とを有
し、ペースとキャップとがガラス等の接着材５で封止さ
れている。前記不良現象は封止時の加熱処理でキャビテ
ィー４内のガラスが膨張し、接着材に矢印で示す力が加
わり、同図に鎖線で示すように接着材が移動し、リード
１６間に接着材が溶出したと考えられる。
本発明者等はこの不良現象を防止するため検討し、第２
６図に示されているような突起１７を有するリード１６
を使用した場合にこの不良現象の発生が防止でき、接着
材５が同図鎖線の如くなり、リード１６間への接着材５
の溶出が防止できることに気づいた。本発明者等はこの
原理を検討し、封止時に接着材５に同図の矢印の如き圧
力が入っても突起１７．１７間の距離が狭いのでこの部
分で接着材の表面張力が大きくなり、矢印で示す圧力が
加わっても接着材が止められたのではないかという考え
に至った。
本発明は前記原理に基づき考えられた発明であり、本発
明の特徴は、ベースとキャップとを接着材で固定する封
止電子装置において、ベースとキャップとの接着部に接
着材厚の薄くなる部分を設け、この部分で接着材の表面
張力を大きくすることにある。これにより、封止時の加
熱処理により膨張したキャビティー内のガスの圧力が接
着材に加わってブローホールが接着材内に深く進入しよ
うとしても、この部分での接着材の表面張力が大きいた
め進入が阻止される。
以下、図面を用いて実施例１を説明する。
第１図は本発明の一実施例を示すものであって、ＬＣＣ
タイプセラミックパッケージを用いた封止電子装置であ
る半導体装置の一部拡大断面図である。１は封止体基部
となるセラミックベース、９はセラミックベースの最上
層でこれらは一体的に焼結され、内側に電子素子（半導
体素子）搭載用の凹部であるキャビティー４がつくられ
る。１０はメタライズ膜からなる配線で、この配線１０
はベース１の側面に設けられた縦の溝３を経てベース底
面に一部延長される。メタライズ膜の露出する表面には
Ａｕ（金）めっきが施されている。
２はセラミック（または金属）からなる板状の蓋部とな
るキャップである。キャンプ２の裏面（接着材との接触
面）には、第８図に斜視図で示すように縁辺に沿ってキ
ャップと同じ材料の突起８が設けられている。
このようなセラミックパッケージにおいて半導体素子を
組み立てるにあたっては、ベースのキャビティ−４内底
面のＡｕめっきの施されたメタライズ膜上に半導体素子
をＡｕ−３ｉ共品等により接着することにより搭載し、
半導体素子の電極と周辺の配線との間にＡＩワイヤの如
き全屈細線１１をポンディング技術を用いて接続する。
予め、第２図に示すように、ベース側の最上層９の表面
周縁に沿って低融点ガラス（ＰｂＯ１８２０３等を含む
ガラス、融点：４２８℃）５をループ状に印刷塗布する
。キャップ２をキャップの突起８とガラス５とが接触す
る位置で位置決めし、炉中を通して加熱することにより
、前記ガラスを溶融して第１図に示すように突起８の外
側でガラスが溶着しキャップとベースとを封止する。
突起の高さは、封止後の接着材厚と同じかまたはそれ未
満が好ましい。前記突起の幅Ｃは例えば、０．５ｍｍ、
突起の高さｈは５０〜７０μｍとし、溶着後のキャップ
下面とベース上面との間隔ｄは７０μｍとする。
第３図は突起の高さを５０μｍとした場合で、突起先端
とベース面との隙間にガラスが入り込んだ状態を示す。
金属からなるキャンプを使用する場合には、ベースの最
上層９の表面に予めループ状のメタライズ膜を形成し、
この上にＡｕめっき膜を施し、Ａｕ−３ｎ合金または金
属ロウ等を接着材として用いる。
セラミックパッケージ組立封止の際の加熱によって生じ
るキャビティー内の膨張ガスが封止部へ進入して接着材
を押しのけようとするが、キャップに設けられた突起に
よって直接ブローホールの発生が阻止されるか、または
、接着材厚が小となり、接着材の表面張力が大きくなる
ことにより、「ブローホール」の発生が阻止される。こ
のようにブローホールの発生がないことにより、最低封
止＠（例えば０．３ｍｍ）を確保することができ、その
結果、密着封止が保証され、半導体製品の信頼性が向上
する。
〔実施例２〕 第４図、第５図は本発明の他の実施例を示すものであっ
て、ＬＣＣタイプセラミックパッケージを用いた半導体
装置の一部拡大断面図である。
本実施例２では、突起をキャップ下面に設ける代わりに
、ベース上面に設けたものである。第９図は突起１２の
ベース上での形成場所を示す斜視図である。
同図において、前掲の第１図で示した実施例１と共通す
る構成部分には同一の指示記号を使用しである。
ベース最上層９の表面には突起１２が上を向いて設けら
れ、これに対してキャップ２の下面にガラスを塗布した
状態で両者を重ねてガラスを溶融加熱することにより、
第４図に示すように、突起１２の外側でガラス５を溶着
させ、封止される。
第５図は突起１２の高さをキャップ下面とへ一ス上面と
の間隔よりも小さくとった場合の封止部分の形態を示す
ものである。
前記の実施例２で示された発明によれば、実施例１の効
果で述べた場合と同様の理由で、ベースの突起により封
止部へのブローホールの進入を阻止し、最低封止幅を確
保し、製品の信頼性を向上できる効果が得られる。
〔実施例３〕 第６図は本発明の実施例３を示すものであって、キャッ
プとベースの両方に突起を設けたものである。
同図において、前掲第１図、第４図で示した実施例１．
２と共通の構成部分には同一の指示記号を用いである。
ベース最上層９上には突起１２が上向きに設けられ、キ
ャップ２には突起８が下向きに設けられている。
突起８と１２とは位置をずらしてあって、これら突起を
利用することによってベースに対するキャンプの位置決
めをするとともに、ガラス５を突起近傍で溶着させ、封
止部へのブローホールの進入を阻止し、最低封止幅を確
保する効果が得られる。
〔実施例４〕 第７図は本発明の実施例４を示すものであって、キャッ
プ側には突起８を設け、ベース側には溝１３を設けるこ
とにより、突起８と溝１３とでベースに対するキャップ
位置決めを行うと同時に、ガラス５をその近傍に溶着さ
せ、封止部へのブローホールの進入を阻止することで前
記実施例の場合と同様の効果をもつものである。
なお、本実施例４では、ガラス５等の封止材は溝１３の
形成されたベース側に予め塗布するようにする。
〔実施例５〕 第１０図は本発明の実施例５を示す拡大部分縦断面図、
第１１図はそのキャビティーベースを示す斜視図である
。
本実施例５が前記実施例１と異なる点は、２条の突起１
２．１２′がベース１の最上層９における表面にキャビ
ティー４を取り囲むように内外に一定間隔をおいて同心
的にそれぞれ配されて、断面略三角形のリング形状に突
設されている点にある。
本実施例５によれば、封止部において内外２重Ｃ突起１
２．１２゛が接着材としてのガラス５の厚みを２箇所で
狭くすることになるため、ブローホールの封止部への進
入阻止効果が一層向上されることになる。
ちなみに、第１２図はキャップ２の下面に２条の突起８
．８”を内外二重に配設した本実施例５に対する変形例
を示している。突起は一重または二重に配設するに限ら
ず、三重以上に配設してもよい。
〔実施例６〕 第１３図は本発明の実施例６を示す拡大部分縦断面図で
ある。
本実施例６が前記実施例１と異なる点は、２条の突起１
２．１２’がベース１の最上層９における表面に二重に
配設されているとともに、キャップ２の下面に突起８が
一重に配設されており、ベース側の突起１２．１２°が
キャップ側の突起８に対応する溝（凹部）となって位置
決めの役目をも果たすように構成されている点にある。
〔実施例７〕 第１４図は本発明の実施例７を示す縦断面図である。
本実施例７が前記実施例１と異なる点は、キャップに突
起が配設される代わりに、ベース１の最上層９における
上面上にブローホール進入阻止部材２０が載置状態に配
設されて、ガラス５により封止部内に封着されている点
にある。ブローホール進入阻止部材２０は、例えば、セ
ラミックや４２７０イのワイヤ等を用いて形成すること
ができ、熱膨張係数がガラス５等使用される接着材の膨
張係数と可及的に等しい材料を選定することが望ましい
。
本実施例７においても、封止部におけるガラス５の厚み
はブローホール進入阻止部材によって部分的に狭くされ
ることになるため、前記実施例１と同様にブローホール
の進入は阻止されることになる。
本実施例７によれば、ブローホール進入防止部材２０を
ベースｌ上に載置することにより、ガラスの厚みを部分
的に狭く構成することができるため、ベース１およびキ
ャップ２を改造しなくても済む。
前記実施例によれば次の効果が得られる。
（１）　　キャップまたはベースに設けられる突起の高
さを封止後の接着材厚と同一としたことにより、ブロー
ホールが接着材中に進入しようとしても、突起があるこ
とによりブローホールの接着材中への深い進入を防止で
き、封止電子装置の封止信頼性を向上できる。
（２）　　キヤ・７ブまたはベースに設ける突起の高さ
を封止後の接着材厚より低くしても、その部分で接着材
の表面張力が大きくなることにより、ブローホールが接
着材中に深く進入しようとしても、接着材の大きな表面
張力により進入を阻止されることにより、封止電子装置
の封止信頼性を向上できる。
（３）前記ｆｉｌ、（２）により、ブローホールの接着
材中への進入が突起形成部で阻止されるため、封止幅を
信頼性が確保できる最低の幅とできることにより、高密
度実装可能な小型封止電子装置が提供できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、突起１２または８は連続するループでなく、第
１５図に示すように、飛び石状のループ１４として設け
ても第２４図より考えれば効果はある。
さらに、各実施例で封止材はガラスに代えて金属ロウ（
Ａｕ−３ｎ、Ａｇ−３ｎ）を使用することも可能である
。
突起およびブローホール進入阻止部材の形状に特に限定
はない。第１６図から第２２図は、キャンプ２に設ける
突起８の形状を示す。第１６図が角形状、第１７図が台
形状、第１８図が三角形状である。第１９図は半円球形
状の突起１５が複数個設けられ、第１９図のｘｘ−ｘｘ
断面が第２０図に示される。第２１図はキャンプ２に第
１９図の如き半円球形状の突起１５が２列形成されてい
る状態を示す。
第２２図は、本発明をリード１６を有するセラミックパ
ッケージ構造に適用した場合について示した断面図であ
る。内部に配線１０を有し、キャビティー４内に半導体
素子６が搭載された積層セラミック基板からなるベース
１にガラス（または金属ロウ材）よりなる接着材５を介
してセラミック（または金泥）製のキャンプ２が固定さ
れている。
特徴的なことはベース１における接着材との接触面に突
起１２が形成されている点にあり、この突起１２により
、封止時にキャビティー４内の気体の膨張により発生す
るブローホールが接着材内に深く進入するのを防止する
。これにより十分な封止幅が得られることより、高い信
頼性の装置が得られる。
さらに、注目すべきはブローホールが深く発生しないた
め、封止幅を信頼性が保証できる最低値、例えば０．３
ｍｍ程度とできるので、パッケージの幅Ｗを従来の１４
．５ｍｍ以下にでき、パッケージ幅のシュリンク化が可
能となる。キャップ２は紫外線通過ガラスや金属を用い
たものを使用しても良い。１６は配線１０に連なる外部
導出リードである。
本発明はベース（ステム、チップキャリア）とキャンプ
を封着材を介し、加熱により溶着封止する半導体装置パ
ンケージングの全てに応用できる。
キャビティーを形成するための凹部はキャップ側に配設
してもよいことは勿論であり、ベースおよびキャップは
セラミックを用いて形成するに限らず、エボキン樹脂等
のような絶縁性樹脂を用いて形成してもよい。
以上の説明では主として本発明者によってなされた発明
をそのＬＣＣタイプセラミックパッケージの場合につい
て説明したが、それに限定されるものでなく、それ以外
の形式、例えばＣＰタイプ、ＣＤタイプの気密封止型の
パッケージ等に適用することができる。
さらに、本発明はＥＰＲＯＭ　（Ｅｌｅｃｔｏｒｉｃ　
　Ｐｒｏｇｒｍａｂｌｅ　　Ｒｅａｄ　　０ｎｌｙ　　
Ｍｅｍｏ　ｒ　ｙ）内蔵のガラス窓蓋付きの気密封止型
パッケージ（ＣＰ、ＣＤ）に応用することができる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
封止体基部と蓋部との間に接着材が介設されてなる封止
部を、その接着材の厚みが部分的に狭くなるように構成
することにより、ブローホールの封止部への深い進入を
防止することができるため、封止電子装置の封止信頼性
を高めることができるとともに、高密度実装可能な小型
の封止電子装置を提供することができる。
【図面の簡単な説明】
第１図は本発明の実施例１を示すセラミックパッケージ
の一部断面図、 第２図および第３図は第１図のパフケージの他の形態を
それぞれ示す各一部所面図、 第４１！ｌは本発明の実施例２を示すセラミックパッケ
ージの一部断面図、 第５図は第４図のパッケージの他の形態を示す一部断面
図、 第６図は本発明の実施例３を示すセラミックパッケージ
の一部断面図、 第７図は本発明の実施例４を示すセラミックパッケージ
の一部断面図、 第８図は本発明の実施例１におけるパフケージのキャッ
プの裏面図、 第９図は本発明の実施例２におけるパッケージのベース
の表面図、 第１０図は本発明の実施例５を示すセラミックパッケー
ジの一部断面図、 第１１図はそのパッケージのベースを示す斜視図、 第１２図は実施例５の変形例を示すパンケージのキャン
プの部分斜視図、 第１３図は本発明の実施例６を示すパッケージの一部断
面図、 第１４ｔ！ｌは本発明の実施例７を示すパンケージの一
部断面図、 第１５図は飛び石状の突起を用いた実施例を示すキャッ
プの斜視図、 第１６図は角形状の突起を用いた実施例の断面図、 第１７図は台形状の突起を用いた実施例の断面図、 第１８図は三角形状の突起を用いた実施例の断面図、 第１９図は半円球形状の突起を複数個形成したキャップ
の上面図、 第２０図は第１９図ｘｘ−ｘｘ’　の断面図、第２１図
は半円球形状の突起複数個が２列形成されたキャップの
斜視図、 第２２図は本発明のさらに他の一実施例を示すリードを
有するセラミックパッケージに通用した状態の一断面図
、 第２３図はセラミックパッケージの一例を示す平面図、 第２４図は第２３図における／’、−Ａ断面図、第２５
図、第２６図は本発明の原理を検討するための各説明図
である。 １・・・セラミックベース（封止体基部）、２・・・キ
ャップ（蓋部）、３・・・側溝、４・・・キャビティー
、５・・・接着材、６・・・半導体素子プ、７・・・ブ
ローホール、８・・・突起、９・・・ベース最上部、１
０・・・配線、１１・・・ワイヤ、１２・・・突起、１
３・・・溝、１４・・・飛び石状突起、２０・・・ブロ
ーホール進入阻止部材。 第　　１　　図 （／θ 第　　２　１１　　　　　　　　　　第　　３　　図第
　　４　　図 、Ｉθ 第　　５　　図 第６図 第　　７　　図 第　　８　　図 第　　９　　図 ／θ 第１１図 第１８図 第１９７　　　第２０図 第２１図 第２２図 □ ニーヤー二 第２４図

Claims (1)

  1. 【特許請求の範囲】 １、封止体基部と蓋部との間に接着材が介設されてなる
    封止部が、その接着材の厚みが部分的に狭くなるように
    構成されていることを特徴とする封止電子装置。 ２、封止体基部および蓋部の少なくとも一方における接
    着材との接触面に突起が、その接触面に沿うように形成
    されていることを特徴とする特許請求の範囲第１項記載
    の封止電子装置。 ３、突起が、封止体基部に配設されていることを特徴と
    する特許請求の範囲第２項記載の封止電子装置。 ４、突起が、蓋部に配設されていることを特徴とする特
    許請求の範囲第２項記載の封止電子装置。 ５、突起が、封止体基部と蓋部との両方にそれぞれ配設
    されていることを特徴とする特許請求の範囲第２項記載
    の封止電子装置。 ６、突起が、蓋部に突設されており、溝が封止体基部に
    没設されていることを特徴とする特許請求の範囲第１項
    記載の封止電子装置。 ７、突起が、封止体基部に複数条配設されていることを
    特徴とする特許請求の範囲第３項記載の封止電子装置。 ８、突起が、蓋部に複数条配設されていることを特徴と
    する特許請求の範囲第４項記載の封止電子装置。 ９、突起が、封止体基部に複数条配設されているととも
    に、蓋部には突起が基部側の前記突起の凹部に対向する
    ように配設されていることを特徴とする特許請求の範囲
    第７項または第８項記載の封止電子装置。 １０、ブローホール進入阻止部材が封止部に介設される
    ことにより、接着材の厚みが部分的に狭くなるように構
    成されていることを特徴とする特許請求の範囲第１項記
    載の封止電子装置。 １１、突起が、飛び石状に配設されていることを特徴と
    する特許請求の範囲第２項記載の封止電子装置。 １２、突起またはブローホールの断面形状が、直角また
    は台形または三角形または半円形であることを特徴とす
    る特許請求の範囲第２項記載または第１０項記載封止電
    子装置。 １３、突起が、半円球形状であることを特徴とする特許
    請求の範囲第１１項記載の封止電子装置。 １４、封止体基部はセラミックからなり、上記蓋部はセ
    ラミックからなるとともに、接着材はガラスからなるこ
    とを特徴とする特許請求の範囲第１項記載の封止電子装
    置。 １５、蓋部は金属からなるとともに、接着材は金属ロウ
    からなることを特徴とする特許請求の範囲第１項記載の
    封止電子装置。
JP61048402A 1985-09-02 1986-03-07 封止電子装置 Pending JPS62149155A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP19195285 1985-09-02
JP60-191952 1985-09-02

Publications (1)

Publication Number Publication Date
JPS62149155A true JPS62149155A (ja) 1987-07-03

Family

ID=16283183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61048402A Pending JPS62149155A (ja) 1985-09-02 1986-03-07 封止電子装置

Country Status (2)

Country Link
JP (1) JPS62149155A (ja)
KR (1) KR870003564A (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151773A (en) * 1990-03-30 1992-09-29 Hitachi, Ltd. Electronic circuit apparatus comprising a structure for sealing an electronic circuit
JP2006224193A (ja) * 2005-02-15 2006-08-31 Olympus Corp 電子装置及び電子装置の製造方法
JP2007165495A (ja) * 2005-12-13 2007-06-28 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
WO2008023826A1 (fr) * 2006-08-25 2008-02-28 Sanyo Electric Co., Ltd. Dispositif semi-conducteur et son procédé de fabrication
JP2008252127A (ja) * 2008-06-30 2008-10-16 Fujifilm Corp 固体撮像装置およびその製造方法
JP2009010170A (ja) * 2007-06-28 2009-01-15 Mitsubishi Electric Corp 回路モジュールとその製造方法
WO2010001503A1 (ja) * 2008-07-01 2010-01-07 オムロン株式会社 電子部品
JP2013219223A (ja) * 2012-04-10 2013-10-24 Nec Corp 真空パッケージ、センサ、および真空パッケージの製造方法
WO2013172443A1 (ja) * 2012-05-18 2013-11-21 株式会社村田製作所 電子部品及びその製造方法
US8653612B2 (en) 2006-08-25 2014-02-18 Sanyo Semiconductor Co., Ltd. Semiconductor device
JP2014179405A (ja) * 2013-03-14 2014-09-25 Seiko Epson Corp 接合体、接合体の製造方法、センサーデバイス、電子機器、および移動体
JP2015041654A (ja) * 2013-08-21 2015-03-02 株式会社島津製作所 パッケージ及び光検出センサ
US9034729B2 (en) 2006-08-25 2015-05-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacturing the same
JP2016069265A (ja) * 2014-09-29 2016-05-09 日本碍子株式会社 筐体を構成するセラミックス製のパッケージ部材とセラミックス製の蓋部材とを接合するための接合方法
CN107408536A (zh) * 2015-03-11 2017-11-28 田中贵金属工业株式会社 电子零件密封用帽盖
JP2018148137A (ja) * 2017-03-08 2018-09-20 セイコーエプソン株式会社 電子デバイス、電子デバイスの製造方法、電子モジュール、電子機器および移動体
WO2022176731A1 (ja) * 2021-02-17 2022-08-25 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5151773A (en) * 1990-03-30 1992-09-29 Hitachi, Ltd. Electronic circuit apparatus comprising a structure for sealing an electronic circuit
JP2006224193A (ja) * 2005-02-15 2006-08-31 Olympus Corp 電子装置及び電子装置の製造方法
JP2007165495A (ja) * 2005-12-13 2007-06-28 Dainippon Printing Co Ltd センサーパッケージおよびその製造方法
US8148811B2 (en) 2006-08-25 2012-04-03 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
WO2008023826A1 (fr) * 2006-08-25 2008-02-28 Sanyo Electric Co., Ltd. Dispositif semi-conducteur et son procédé de fabrication
US9034729B2 (en) 2006-08-25 2015-05-19 Semiconductor Components Industries, Llc Semiconductor device and method of manufacturing the same
US8653612B2 (en) 2006-08-25 2014-02-18 Sanyo Semiconductor Co., Ltd. Semiconductor device
JP2009010170A (ja) * 2007-06-28 2009-01-15 Mitsubishi Electric Corp 回路モジュールとその製造方法
JP2008252127A (ja) * 2008-06-30 2008-10-16 Fujifilm Corp 固体撮像装置およびその製造方法
US8314485B2 (en) 2008-07-01 2012-11-20 Omron Corporation Electronic component
KR101101562B1 (ko) 2008-07-01 2012-01-02 오므론 가부시키가이샤 전자 부품
JP2010016030A (ja) * 2008-07-01 2010-01-21 Omron Corp 電子部品
WO2010001503A1 (ja) * 2008-07-01 2010-01-07 オムロン株式会社 電子部品
JP2013219223A (ja) * 2012-04-10 2013-10-24 Nec Corp 真空パッケージ、センサ、および真空パッケージの製造方法
WO2013172443A1 (ja) * 2012-05-18 2013-11-21 株式会社村田製作所 電子部品及びその製造方法
JPWO2013172443A1 (ja) * 2012-05-18 2016-01-12 株式会社村田製作所 電子部品及びその製造方法
JP2014179405A (ja) * 2013-03-14 2014-09-25 Seiko Epson Corp 接合体、接合体の製造方法、センサーデバイス、電子機器、および移動体
JP2015041654A (ja) * 2013-08-21 2015-03-02 株式会社島津製作所 パッケージ及び光検出センサ
JP2016069265A (ja) * 2014-09-29 2016-05-09 日本碍子株式会社 筐体を構成するセラミックス製のパッケージ部材とセラミックス製の蓋部材とを接合するための接合方法
CN107408536A (zh) * 2015-03-11 2017-11-28 田中贵金属工业株式会社 电子零件密封用帽盖
JP2018148137A (ja) * 2017-03-08 2018-09-20 セイコーエプソン株式会社 電子デバイス、電子デバイスの製造方法、電子モジュール、電子機器および移動体
WO2022176731A1 (ja) * 2021-02-17 2022-08-25 ソニーセミコンダクタソリューションズ株式会社 半導体装置

Also Published As

Publication number Publication date
KR870003564A (ko) 1987-04-18

Similar Documents

Publication Publication Date Title
JPS62149155A (ja) 封止電子装置
KR100342455B1 (ko) 반도체장치및그제조방법
US5950074A (en) Method of making an integrated circuit package
EP0090566B1 (en) Semiconductor device package
US4857988A (en) Leadless ceramic chip carrier
JPS6329555A (ja) 封止電子装置
JPH0228351A (ja) 半導体装置
KR100237912B1 (ko) 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법
JP3374395B2 (ja) 電子部品用パッケージ
JP2823063B2 (ja) 半導体装置の製造方法
JP6465484B2 (ja) パッケージ用部品、電子部品および電子部品の製造方法
JP2615972B2 (ja) 半導体装置
JPH02306657A (ja) 半導体装置
USH260H (en) Metallization for hermetic sealing of ceramic modules
JPS6056297B2 (ja) 集積回路素子の気密実装構造
JPS60161640A (ja) 半導体装置
JPS6336688Y2 (ja)
JPS5940552A (ja) 半導体装置のキヤツプ取付構造
JPS62122242A (ja) 半導体装置
JPS61156842A (ja) 半導体装置の製造方法
JPS62252155A (ja) 混成集積回路
JPH03292761A (ja) チップキャリヤ
JP2002111428A (ja) 圧電振動子収納用容器
JPH11135659A (ja) 電子部品用パッケージ
JPH03236249A (ja) 半導体チップモジュール