JPS62122242A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62122242A
JPS62122242A JP60261117A JP26111785A JPS62122242A JP S62122242 A JPS62122242 A JP S62122242A JP 60261117 A JP60261117 A JP 60261117A JP 26111785 A JP26111785 A JP 26111785A JP S62122242 A JPS62122242 A JP S62122242A
Authority
JP
Japan
Prior art keywords
semiconductor device
sealing
pellet
sealing material
obstacle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60261117A
Other languages
English (en)
Inventor
Junichi Arita
順一 有田
Shunji Koike
俊二 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60261117A priority Critical patent/JPS62122242A/ja
Publication of JPS62122242A publication Critical patent/JPS62122242A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/163Connection portion, e.g. seal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [技術分野] 本発明は半導体装置、特にペレットが気密封止されてな
る半導体装置の封止時における気密性保持に適用して有
力な技術に関する。
[背景技術] 低融点ガラスを封止材として用いる、いわゆる気密封止
型の半導体装置では、パッケージ基板の封止代に被着さ
れた低融点ガラスの溶着により前記パッケージ基板と蓋
体との接合を行い、キャビティ空間の気密封止を達成す
ることが知られている。
ところで、上記対土工程において、温度の上昇に伴い、
低融点ガラスは軟化を開始するが、キャビティ内部の空
気圧も温度の上昇により増大する。
このため、キャビティ内部の気圧により前記封止代の低
融点ガラスは徐々に外部方向に押し出されて、遂には封
止代のガラスの一部にブローホールと呼ばれる空気の吹
き抜は穴が開口され、気密性が保持できない場合のある
ことが本発明者によって見い出された。このことは、特
にベレットが大形化し、封止代の面積を十分に確保でき
ない高集積型の半導体装置の封止工程で多く発生するこ
とも同時に本発明者によって見い出された。
さらに、ベレットの表面にはα線もしくは電子線対策と
してポリイミド樹脂等の耐α線層を形成することが知ら
れているが、前記ポリイミド樹脂等は加熱によりガスを
発生するため、キャビティ内部の空気圧の増大をさらに
促進し、よりブローホールの開き易い状態となることも
あわせて本発明者によって明らかにされた。
なお、半導体装置の気密封止の技術として詳しく述べで
ある例としては、株式会社工業調査会、1980年1月
15日発行、rfc化実装技術」(日本マイクロエレク
トロニクス協会&l1i)P148〜P149がある。
[発明の目的] 本発明の目的は、パッケージの封止代におけるブローホ
ールの発生を防止して、気密信鯨性の高い半導体装置を
提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
[発明の概要] 本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、パッケージ部材の封止代に被着される封止材
の内部に前記封止材の流動を阻止する障害物が埋設され
た気密封止型半導体装置構造とすることによって、封止
工程の際にキャビティ内部の空気圧が増大した場合にも
、前記障害物の存在のために溶融された封止材が流動し
にくくなり、そのためブローホールの発生が防止され、
気密信幀性の高い半導体装置を提供することができる。
[実施例1] 第1図は、本発明の一実施例である半導体装置のベレッ
ト近傍を示す拡大平面図、第2図はその半導体装置の全
体を示す断面図である。
本実施例の半導体装置1は第2図に示すように、パッケ
ージ基板2およびキャップ3の各部材が低融点ガラス4
で接合されることによってペレット5が気密封止される
、いわゆるサーディップ(CERDrP)型の半導体装
置である。
パフケージ基板2は、例えばアルミナ等からなり、該パ
ッケージ基板2の中央部にはキャビティ6が形成されて
いる。このキャビティ6の底面にはシリコン(St)半
導体からなる半導体ベレット5が銀ペースト等の接着材
7により接合されている。ここで、本実施例1のベレッ
ト5は例えばその全体が1つのダイナミック型RAMの
ようなメモリを構成しており、第1図に示すように電極
としてのパッド8がペレット5の上面において対向する
二辺に沿って設けられている、いわゆる二辺パッド配置
のものであり、またペレット5の表面にはポリイミド樹
脂等による樹脂層9が形成されている。この樹脂層9は
α線等の影響によりペレット5上に形成された回路が誤
動作するのを防止するためのものであり、粘性を有する
流動状のポリイミド樹脂をペレット5の表面にボッティ
ングすることによって形成されるものである。
また、前記キャビティ6の周囲のパッケージ基板2の上
面は封止代10となっており、リード11が低融点ガラ
ス4の溶着によって固定されている。なお、前記リード
11のパッケージ内に封止される部分はワイヤボンディ
ングの行われるインナーリードllaとして形成されて
おり、一方パンケージ外部に突出された部分はアウター
リード11bとして形成され、該アウターリードllb
は予め垂直方向に折曲成形されている。
ここで、本実施例1のインナーリードllaは第1図に
示すように、ペレット5の近傍において、隣設されるイ
ンナーリードlla同士の隙間が屈曲路12を形成する
ような異形状構造で成形・加工されている。
インナーリードllaとベレット5のパッド8とは金(
Au)等のワイヤ13で電気的に接続されている。この
ワイヤ13の接合は、たとえばワイヤ13の一端を加熱
して図示しない溶融ボールを形成し、該・ボール部分を
ベレット5のパッド8に押圧したのち、ルー、プを描く
ようにして該ワイヤニ3の他端部分をインナーリードl
la上の所定部位に接合することにより行われるもので
ある。
上記のようにペレット5、リード11およびワイヤ13
が取付けられたパッケージ基板2は、その表面をキャッ
プ3で覆われて封止されるが、この封止工程は以下のよ
うにして行われる。
まず、前記パッケージ基板2に対応する封止代3aを有
する断面コ字状のキャップ3が、図示しない封止治具に
前記封止代3aを上面にした状態で載置される。次に、
パンケージ基板2が第2図に示すものと上下方向を逆に
した状態で前記キャンプ3の封止代3a上に載置される
。この状態で封止治具ごと封止部(図示せず)に挿入さ
れ封止代3aに被着された低融点ガラス4の溶着によっ
て両封止代10および3aが接合されて内部の気密封止
が達成されることになる。
この工程において、パフケージ外部からの加熱によりペ
レット5の表面の樹脂層9からガスが発生し、空間内圧
が増大することがあるが、本実施例1によれば、第1図
に示すように、隣設されるインナーリードlla同士の
隙間が屈曲路12を形成するような異形状構造で成形・
加工されているため、これが障害物となって溶融された
低融点ガラス4が流動しにくい状態となっている。した
がって、内圧が増加して低融点ガラス4が外部方向に押
圧されても、封止部分にブローホールが開口されること
を防止でき、気密信頼性の高い半導体装置を提供するこ
とができる。
[実施例2] 第3図は本発明の他の実施例である半導体装置を示す断
面図である。
本実施例2の半導体装置31は、リードレスチップキャ
リア(LCC)型の半導体装置であって、複数層のセラ
ミック部材の組合せによりキャビティ空間32の形成さ
れたパッケージ基板3″3を有している。
このパフケージ基板33は、たとえば四角形の平板状の
グリーンシートからなる底基板33aに、同じくグリー
ンシートからなる中央部分がくりぬかれた形状の第−枠
部材33bを載置し、さらにその上に第二枠部材33c
をそれぞれ積層して所定の温度で同時焼結することによ
り得ることができるものである。第−枠部材33bの表
面にはタングステン等の導体材料により所定形状の配線
層34が形成されており、この配線層34は第−枠部材
33bの表面を水平方向にパッケージ基板33の内部を
貫通して、パッケージ外側面を経てパッケージ底面の一
部にまで延設されている。
キャビティ空間32の底部には実施例1と同様に、表面
に樹脂層9の形成されたペレット5が取付けられており
、ペレット5のバッド8と前記配線層34とはワイヤ1
3の張設によって電気的導通が達成されている。
前記パンケージ基板33の最上面部、すなわち第二枠部
材33cの露出部分は封止代35として低融点ガラス3
6が被着されており、この低融点ガラス36によって平
板状のキャンプ37が取付けられている。本実施例2に
よれば、上記低融点ガラス35中には第3図に示すよう
に封止代35の平面形状に対応した枠状のダム部材38
が埋設されている。
なお、上記のパッケージ組み立てにおける封止工程は実
施例1で説明したものと同様な工程で行われるが、この
とき本実施例2によれば、封止部分である低融点ガラス
36中に枠状のダム部材38が埋設されているため、こ
れが障害物となって溶融された低融点ガラス36が流動
しにくい状態となっている。したがって、内圧が増加し
て低融点ガラス36が外部方向に押圧されても、封止部
分にブローホールが開口されることを防止でき、気密信
銀性の高い半導体装置を提供することができる。
さらに、障害物としてのダム部材は簡易な構造を有する
別体の部品であるために、パッケージ基板33等の従来
部品に新たな加工を施す必要がなく、低コストで気密信
頼性の高い半導体装置を提供できる。
[効果] (1)、パッケージ部材の封止代に被着される封止材の
内部に前記封止材の流動を阻止する障害物が埋設された
気密封止型半導体装置構造とすることによって、封止工
程の際にキャビティ内部の空気圧が増大した場合にも、
前記障害物の存在のために溶融された封止材が流動しに
くくなり、そのためブローホールの開口が防止され、気
密信頼性の高い半導体装置を提供することができる。
(2)、前記(1)により、封止代が小面積のパフケー
ジ基板であっても、ブローホールの開口を防止できるた
め、大形のペレットの搭載された高集積型半導体装置の
気密信頼性を高めることができる。
(3)、インナーリードを異形状に成形して障害物とす
ることによって、部品点数を増加させることなく気密信
頼性の高い半導体装置を提供することができる。
(4)、別体の枠部材を障害物とすることによって、従
来部品に新たな加工を施す必要、がなく、低コストで気
密信頼性の高い半導体装置を提供できる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、実施例ではペレットの上面に樹脂を被着した
場合について説明したが、樹脂の被着はなされていなく
てもよい。
[利用分野] 以上の説明では主として本発明者によってなされた発明
をその利用分野である、いわゆるにサーディツプ型およ
びチップキャリア型の半導体装置に適用した場合につい
て説明したが、これに限定されるものではなく、たとえ
ばフラットパッケージ型などペレットが気密封止される
構造のものであれば、如何なる半導体装置に適用しても
有効な技術である。
【図面の簡単な説明】
第1図は、本発明の一実施例である半導体装置のペレッ
ト近傍を示す拡大平面図、 第2図は上記実施例の半導体装置の全体を示す断面図、 第3図は本発明の他の実施例である半導体装置を示す断
面図である。 1・・・半導体装置、2・・・パンケージ基板、3・・
・キャップ、3a・・・封止代、4・・・低融点ガラス
、5・・・ペレット、6・・・キャビティ、7・・・接
着材、8・・・パッド、9・・・樹脂層、10・・・封
止代、11・・・リード、11a・ ・ ・インナーリ
ード、llb・ ・ ・アラクーリード、12・・・屈
曲路、13・・・ワイヤ、31・・・半導体装置、32
・・・キャビティ、33・・・パッケージ基板、34・
・・配線層、35・・・封止代、36・・・低融点ガラ
ス、37・・・キャンプ、38・・・ダム部材。

Claims (1)

  1. 【特許請求の範囲】 1、ペレットの内設される空間域が気密封止されてなる
    半導体装置であって、パッケージ部材の封止材によって
    封止される部分に前記封止材の流動を阻止する障害物が
    埋設されていることを特徴とする半導体装置。 2、前記障害物が異形状に成形されたインナーリードで
    あることを特徴とする特許請求の範囲第1項記載の半導
    体装置。 3、隣設される前記インナーリード同士の間の隙間が屈
    曲路を形成するように成形されたものであることを特徴
    とする特許請求の範囲第2項記載の半導体装置。 4、前記障害物が前記封止部分に対応した形状を有する
    枠状部材であることを特徴とする特許請求の範囲第1項
    記載の半導体装置。 5、封止材が低融点ガラスであることを特徴とする特許
    請求の範囲第1項記載の半導体装置。
JP60261117A 1985-11-22 1985-11-22 半導体装置 Pending JPS62122242A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60261117A JPS62122242A (ja) 1985-11-22 1985-11-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60261117A JPS62122242A (ja) 1985-11-22 1985-11-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS62122242A true JPS62122242A (ja) 1987-06-03

Family

ID=17357325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60261117A Pending JPS62122242A (ja) 1985-11-22 1985-11-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS62122242A (ja)

Similar Documents

Publication Publication Date Title
US7847417B2 (en) Flip-chip mounting substrate and flip-chip mounting method
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JP5098301B2 (ja) 電力用半導体装置
US5296737A (en) Semiconductor device with a plurality of face to face chips
JPS62149155A (ja) 封止電子装置
JP2904141B2 (ja) 半導体装置
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
JPS62122242A (ja) 半導体装置
TWI819452B (zh) 感測器封裝結構
JPS6224646A (ja) 半導体装置
KR100214857B1 (ko) 멀티 칩 패키지
JP2669310B2 (ja) 半導体集積回路装置およびその実装方法
JPH05206307A (ja) 半導体装置
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
JPS60165742A (ja) 半導体装置
JPH0677284A (ja) 半導体装置
JPH01187959A (ja) 樹脂封止型半導体装置
JPS60161640A (ja) 半導体装置
JPS6221254A (ja) 電子装置
KR19980079223A (ko) 반도체 장치 및 그의 제조 방법
JPS61269344A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JPH113907A (ja) 半導体装置及びリードフレーム
KR100345163B1 (ko) 볼 그리드 어레이 패키지
JP2513781B2 (ja) 半導体装置
JPH02244746A (ja) 樹脂封止型半導体装置