JPS60161640A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60161640A JPS60161640A JP59015203A JP1520384A JPS60161640A JP S60161640 A JPS60161640 A JP S60161640A JP 59015203 A JP59015203 A JP 59015203A JP 1520384 A JP1520384 A JP 1520384A JP S60161640 A JPS60161640 A JP S60161640A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- solder
- layer
- base
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 229910000679 solder Inorganic materials 0.000 claims abstract description 38
- 239000000919 ceramic Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 230000002093 peripheral effect Effects 0.000 claims abstract description 10
- 239000008188 pellet Substances 0.000 claims abstract description 9
- 238000007789 sealing Methods 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 9
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 238000002844 melting Methods 0.000 abstract 1
- 230000008018 melting Effects 0.000 abstract 1
- 239000011800 void material Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 26
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005219 brazing Methods 0.000 description 3
- 230000005496 eutectics Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000026058 directional locomotion Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 230000033001 locomotion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000000452 restraining effect Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置のキャップ取付は構造に関し、特に
、セラミックパッケージ型の半導体装置のキャップ取り
付は構造に関するものである。
、セラミックパッケージ型の半導体装置のキャップ取り
付は構造に関するものである。
一般にセラミックパッケージ型の半導体装置は、外部導
出リードを設けたセラミックベースの上面凹部内に半導
体素子ベレットを固着し、且つ電気的接続を行った上で
、前記上面凹部に平板状の金属キャップを被せ、これを
接着することによりペレット等を気密封止する構成とな
っている。前記セラミックベースに対するキャップの接
着材としては、通常金−錫（Ａ ｕ ／ Ｓ ｎ ）共
晶ロウ材が使用される（特開昭５３−９５５７７号公報
う。
出リードを設けたセラミックベースの上面凹部内に半導
体素子ベレットを固着し、且つ電気的接続を行った上で
、前記上面凹部に平板状の金属キャップを被せ、これを
接着することによりペレット等を気密封止する構成とな
っている。前記セラミックベースに対するキャップの接
着材としては、通常金−錫（Ａ ｕ ／ Ｓ ｎ ）共
晶ロウ材が使用される（特開昭５３−９５５７７号公報
う。
しかしながら、前記Ａ ｕ ／ Ｓ ｎ共晶ロウ材は価
格が極めて高いという欠点があり、通常パッケージ材料
コストの半分程度を占めるのが通常である。
格が極めて高いという欠点があり、通常パッケージ材料
コストの半分程度を占めるのが通常である。
このことは半導体装置の高価格化をもたらすことになり
大きな問題となっている。
大きな問題となっている。
このため低価格化を実現する目的でキヤ、７プの接合材
として半田を利用することが考えられる。
として半田を利用することが考えられる。
しかしながら、本発明者の検討によれば、単に半田を従
来のＡ ｕ ／ Ｓ ｎ共晶ロウ材に代えただけ 。
来のＡ ｕ ／ Ｓ ｎ共晶ロウ材に代えただけ 。
では、接着層内にボイド（気泡）が生じ易いということ
がわかった。このボイドの発生は固着強度の低下を招き
、極端な場合には気密性が損なわれる等、半導体装置の
信頼性を低下させるという問題を惹き起す。
がわかった。このボイドの発生は固着強度の低下を招き
、極端な場合には気密性が損なわれる等、半導体装置の
信頼性を低下させるという問題を惹き起す。
本発明の目的は、半田内にボイドが発生することを防止
して、パッケージの気密性の向上および固着強度の向上
を図り、これにより半導体装置の信頼性を高めることを
可能とする半導体装置のキャップ取付は構造を提供する
ことにある。
して、パッケージの気密性の向上および固着強度の向上
を図り、これにより半導体装置の信頼性を高めることを
可能とする半導体装置のキャップ取付は構造を提供する
ことにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
キャップの周辺部を絞り加工して、キャップをセラミッ
クベースに押圧した際に、キャップ周辺部とセラミック
ベース表面との間にある角度が形成され、または（およ
び）キャップ周縁端部に複数の突起を設けてキャップと
セラミックベース表面との間に間隙が形成されるように
したものである。
クベースに押圧した際に、キャップ周辺部とセラミック
ベース表面との間にある角度が形成され、または（およ
び）キャップ周縁端部に複数の突起を設けてキャップと
セラミックベース表面との間に間隙が形成されるように
したものである。
以下、本発明を図示の実施例により説明する。
第１図および第２図は本発明構造を適用した半導体装置
を示し、第１図は全体斜視図、第２図は第１図Ｘ−Ｘ線
断面図である。また、第３図は第２図の要部拡大断面図
、第４図はキャップの底面図である。図において、１は
ベースであり、その外側面には下方に突き出した外部導
出リード２を取付けし、且上面中央部には方形の凹部３
を形成している。この凹部３内の底面には半導体素子ペ
レット４を固着すると共に凹部３内周位置の段部上には
前記外部導出リード２に接続されるポスト部５を設け、
ペレット４の電極パッドとポスト部５とをワイヤ６にて
電気的に接続している。上記ベース１は、例えばセラミ
ックにより構成され、外部導出リード２は、例えば４２
アロイ合金などの金属材料により構成され、半導体素子
ペレット４は、例えば論理回路などが形成されたＭＯ８
ＩＣが例、示され、ポスト部５は、タングステン層とそ
の上のニッケル層とその上のＡｕメッキ層などからな、
す、ワイヤ６は、例えばＡｕ線、Ａｌ線により構成され
る。
を示し、第１図は全体斜視図、第２図は第１図Ｘ−Ｘ線
断面図である。また、第３図は第２図の要部拡大断面図
、第４図はキャップの底面図である。図において、１は
ベースであり、その外側面には下方に突き出した外部導
出リード２を取付けし、且上面中央部には方形の凹部３
を形成している。この凹部３内の底面には半導体素子ペ
レット４を固着すると共に凹部３内周位置の段部上には
前記外部導出リード２に接続されるポスト部５を設け、
ペレット４の電極パッドとポスト部５とをワイヤ６にて
電気的に接続している。上記ベース１は、例えばセラミ
ックにより構成され、外部導出リード２は、例えば４２
アロイ合金などの金属材料により構成され、半導体素子
ペレット４は、例えば論理回路などが形成されたＭＯ８
ＩＣが例、示され、ポスト部５は、タングステン層とそ
の上のニッケル層とその上のＡｕメッキ層などからな、
す、ワイヤ６は、例えばＡｕ線、Ａｌ線により構成され
る。
また、前記ベース１の上面の凹部３の周囲には、第２図
に示すように、例えばタングステンのメタライズ層８、
ニッケルメッキ層９、金メッキ層１０からなる封止用金
属層７を形成している。封止用金属層７は半田による封
止を可能とするために設けられる。封止用金属層７は半
田のぬれ性が良く、かつセラミックベース１に良好に被
着するように上記構造とされる。パッケージ製造上、ポ
スト部５と同一構造とするのが良い。
に示すように、例えばタングステンのメタライズ層８、
ニッケルメッキ層９、金メッキ層１０からなる封止用金
属層７を形成している。封止用金属層７は半田による封
止を可能とするために設けられる。封止用金属層７は半
田のぬれ性が良く、かつセラミックベース１に良好に被
着するように上記構造とされる。パッケージ製造上、ポ
スト部５と同一構造とするのが良い。
一方、１１は４２７０イ、コバールなどの金属板材から
なるキャンプであり、その内面（下面）にはクラッドの
手法などにより一体に形成した半田層１２を形成してい
る。このキャップ１１は全周縁に沿って傾斜部１１ａを
設けである。即ち、キャップ１１の周辺部がセラミック
上面の多層構造部７に対し、ある角度をもつように構造
されている。この角度は、傾斜部の長さや、パッケージ
上面からキャップの内側上面までの高さにより異なり、
１５°以上であることが好ましい。少しの傾斜を設ける
だけでもボイドな低減することはでき、１０°位以上で
あってもボイドを低減できることはもちろんである。こ
のような傾斜をもたせる方法としては例えばプレスによ
る絞り加工を施す方法がある。
なるキャンプであり、その内面（下面）にはクラッドの
手法などにより一体に形成した半田層１２を形成してい
る。このキャップ１１は全周縁に沿って傾斜部１１ａを
設けである。即ち、キャップ１１の周辺部がセラミック
上面の多層構造部７に対し、ある角度をもつように構造
されている。この角度は、傾斜部の長さや、パッケージ
上面からキャップの内側上面までの高さにより異なり、
１５°以上であることが好ましい。少しの傾斜を設ける
だけでもボイドな低減することはでき、１０°位以上で
あってもボイドを低減できることはもちろんである。こ
のような傾斜をもたせる方法としては例えばプレスによ
る絞り加工を施す方法がある。
このように、キャップの周辺部に傾斜部１１ａを設ける
ことにより、ボイドな低減できるが、さらにキャップの
周縁端部に微小突起１１ｂを設けることにより、さらに
ボイドを低減できる。すなわち、周縁端部の微小突起１
１ｂにおいてキャップ１１が制止用金属層７に接触し、
この微ｌ」・突起を除くキャンプ１１の全周辺において
ベース上の多層構造部７との間に微／Ｊ・の間隙１３を
形成するように構成している。微小突起１１ｂは例えば
、第４図に示すように、傾斜部１１ａの側面をポンチ（
点線で示す）でたたき、第３図に実線で示すように半円
状の突起１１ｂを形成する。あるいは、別に形成された
突起１４を第３図に点線で示すように付設させるなどの
方法により形成することができる。突起１４はベース側
に設けてもよい。上記微小突起１１ｂは、第４図では、
４個設けた例を示したが、その個数は特に制限されず、
３個でも、４個以上例えば８個でも差支えない。突起の
大きさは、キャップ内面に形成される半田層１２０半田
量に応じて選択するのがよい。
ことにより、ボイドな低減できるが、さらにキャップの
周縁端部に微小突起１１ｂを設けることにより、さらに
ボイドを低減できる。すなわち、周縁端部の微小突起１
１ｂにおいてキャップ１１が制止用金属層７に接触し、
この微ｌ」・突起を除くキャンプ１１の全周辺において
ベース上の多層構造部７との間に微／Ｊ・の間隙１３を
形成するように構成している。微小突起１１ｂは例えば
、第４図に示すように、傾斜部１１ａの側面をポンチ（
点線で示す）でたたき、第３図に実線で示すように半円
状の突起１１ｂを形成する。あるいは、別に形成された
突起１４を第３図に点線で示すように付設させるなどの
方法により形成することができる。突起１４はベース側
に設けてもよい。上記微小突起１１ｂは、第４図では、
４個設けた例を示したが、その個数は特に制限されず、
３個でも、４個以上例えば８個でも差支えない。突起の
大きさは、キャップ内面に形成される半田層１２０半田
量に応じて選択するのがよい。
以上のように構成されたベースとキャップ１１は、第２
図のようにベース１上にキャップ１１を載置して互いに
押圧された状態で、図外の加熱炉内を通過させる。これ
により、キャンプ１１の半田層１２は、炉内で溶融され
、封止用金属層７に溶着し、キャップ１１をベース１に
固着する。このとき半田層１２は溶融するに従って、キ
ャップ周辺部の絞り部分の傾斜に沿って遠心的に一方向
性を保って移動して、溶着が完成される、この結果、半
田層１２と多層構造部７との間の空気は前述した半田の
遠心的方向性を伴った移動に促され、キャップ内周側か
ら外周側への間隙１３を通って排除されることになる。
図のようにベース１上にキャップ１１を載置して互いに
押圧された状態で、図外の加熱炉内を通過させる。これ
により、キャンプ１１の半田層１２は、炉内で溶融され
、封止用金属層７に溶着し、キャップ１１をベース１に
固着する。このとき半田層１２は溶融するに従って、キ
ャップ周辺部の絞り部分の傾斜に沿って遠心的に一方向
性を保って移動して、溶着が完成される、この結果、半
田層１２と多層構造部７との間の空気は前述した半田の
遠心的方向性を伴った移動に促され、キャップ内周側か
ら外周側への間隙１３を通って排除されることになる。
一方、従来のように平板構造のキャップを用いた場合に
は方向性を有した半田の移動は生じないため、偶発的に
溶しナた半田に囲まれてしまったキャップと多層構造部
と間の空気は、そのまま取り残され、半田接合層中およ
び界面に無数のボイドを形成することになる。
は方向性を有した半田の移動は生じないため、偶発的に
溶しナた半田に囲まれてしまったキャップと多層構造部
と間の空気は、そのまま取り残され、半田接合層中およ
び界面に無数のボイドを形成することになる。
このように、本発明構造では通常の平板キャップを用い
た半田封止では避けることができない半田接合層中およ
び界面のボイドの発生を防止することができる。従って
、ボイドが原因となって生ずる固着強度の低下や気密性
の低下も起ることはなく、半導体装置の信頼性の向上お
よび価格の低減の両方を達成することができる。
た半田封止では避けることができない半田接合層中およ
び界面のボイドの発生を防止することができる。従って
、ボイドが原因となって生ずる固着強度の低下や気密性
の低下も起ることはなく、半導体装置の信頼性の向上お
よび価格の低減の両方を達成することができる。
以上のように本発明のキャップ取付は構造によれば、通
常の平板状のキャップを用いて封着した場合とは異なり
半田接合層中および界面にボイドが発生するのを防止す
ることができ、これにより気密性の向上、固着強度の向
上を図って半導体装置の信頼性の向上を達成し、安価な
半導体装置を提供することができる。
常の平板状のキャップを用いて封着した場合とは異なり
半田接合層中および界面にボイドが発生するのを防止す
ることができ、これにより気密性の向上、固着強度の向
上を図って半導体装置の信頼性の向上を達成し、安価な
半導体装置を提供することができる。
（１１キャップのキャビティ側表面に設けた半田を、キ
ャップの傾斜を利用して方向性を持って流動するように
したことにより、半田の流れに沿って空気が押し出され
るため、封止部のボイドの形成を防止できる。
ャップの傾斜を利用して方向性を持って流動するように
したことにより、半田の流れに沿って空気が押し出され
るため、封止部のボイドの形成を防止できる。
（２）半田がキャップの内側から外周側に向かりて流動
するようにキャップの傾斜を設けたことにより、空気が
キャビティ側からパッケージの外側に押し出されるため
、ボイドの形成を防止できる。
するようにキャップの傾斜を設けたことにより、空気が
キャビティ側からパッケージの外側に押し出されるため
、ボイドの形成を防止できる。
（３）キャップに突起を設けてキャップがパンケージに
極めて小さい面積で接触するようにしたことにより、半
田がキャップの傾斜部から突起を通ってパッケージに達
し、その後、キャップ外周端に沿って封止を完了するよ
うに流動するため、封止部のボイドの形成をさらに良好
に防止できる。
極めて小さい面積で接触するようにしたことにより、半
田がキャップの傾斜部から突起を通ってパッケージに達
し、その後、キャップ外周端に沿って封止を完了するよ
うに流動するため、封止部のボイドの形成をさらに良好
に防止できる。
（４） キャップの角部に突起を設けてキャップの傾斜
部の■字形部分と突起の位置を一致するようにしたこと
により、半田がスムーズに流動するため、さらにボイド
の発生を防止できる。
部の■字形部分と突起の位置を一致するようにしたこと
により、半田がスムーズに流動するため、さらにボイド
の発生を防止できる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
たとえば前記周辺部に傾斜部と突起部を有したキャップ
は、金属以外にセラミックであってもよい。この場合、
セラミックキャップ上面には半田がタレるように、例え
ば、第２図中の７のように多層構造を設ける必要がある
。また、キャップの寸法によっては、キャップの加工構
造として周辺部の傾斜部のみ、あるいは突起のみでも同
様な効果を発揮するものである。半田層を予じめキャッ
プに設ける方法としては、クラッドの手法以外に、ディ
ッピングでもよく、半田層とキャップ素材とのヌレ性を
向上させるために、予めキャップにニッケル、銀、コバ
ルト等のメッキを施してもよい。
は、金属以外にセラミックであってもよい。この場合、
セラミックキャップ上面には半田がタレるように、例え
ば、第２図中の７のように多層構造を設ける必要がある
。また、キャップの寸法によっては、キャップの加工構
造として周辺部の傾斜部のみ、あるいは突起のみでも同
様な効果を発揮するものである。半田層を予じめキャッ
プに設ける方法としては、クラッドの手法以外に、ディ
ッピングでもよく、半田層とキャップ素材とのヌレ性を
向上させるために、予めキャップにニッケル、銀、コバ
ルト等のメッキを施してもよい。
さらに、半田の量はキャップに設けた半田層の面積、厚
さを制御することにより、最適量とすることが容易にで
きる。
さを制御することにより、最適量とすることが容易にで
きる。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置のタイプ
パッケージについて適用した場合について説明したが、
極めて応用範囲が広い。
をその背景となった利用分野である半導体装置のタイプ
パッケージについて適用した場合について説明したが、
極めて応用範囲が広い。
第１図は本発明構造を適用した半導体装置の全体構成の
斜視図、 第２図は同断面図、 第３図は要部拡大断面図、 第４図はキャップ底面図である。 １・・・ベース（セラミック）、２・・・外部導出リー
ド、３・・・凹部、４・・・半導体素子ペレット、５・
・・ボスト部、６・・・ワイヤ、７・・・封止用金属層
、８・・・メタライズ層、９・・・ニッケルメンキ層、
１０・・・金メッキ層、】１・・・キャップ、ｌｌａ・
・・傾斜部、ｌｌｂ・・・微小突起、１２・・・半田層
、１３・・・間隙。 代理人 弁理士 高 橋 明 失 策 １ 図 第 ２ 図
斜視図、 第２図は同断面図、 第３図は要部拡大断面図、 第４図はキャップ底面図である。 １・・・ベース（セラミック）、２・・・外部導出リー
ド、３・・・凹部、４・・・半導体素子ペレット、５・
・・ボスト部、６・・・ワイヤ、７・・・封止用金属層
、８・・・メタライズ層、９・・・ニッケルメンキ層、
１０・・・金メッキ層、】１・・・キャップ、ｌｌａ・
・・傾斜部、ｌｌｂ・・・微小突起、１２・・・半田層
、１３・・・間隙。 代理人 弁理士 高 橋 明 失 策 １ 図 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、ベース上に金属製のキャップを半田により固着して
半導体素子ベレットを気密封止してなる半導体装置にお
いて、前記キャップには予じめ半田層を形成しておくと
共に、このキャップの周辺部に傾斜部を設けて成ること
を特徴とする半導体装置。 ２、キャップが、その周縁端に複数個の突起を有し、キ
ャップをセラミックベースに抑圧固着する際に、前記キ
ャップとセラミックベースとの間に間隙が形成されるよ
うに構成されてなる、特許請求の範囲第１項記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015203A JPS60161640A (ja) | 1984-02-01 | 1984-02-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59015203A JPS60161640A (ja) | 1984-02-01 | 1984-02-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60161640A true JPS60161640A (ja) | 1985-08-23 |
Family
ID=11882306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59015203A Pending JPS60161640A (ja) | 1984-02-01 | 1984-02-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60161640A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011084218A (ja) * | 2009-10-16 | 2011-04-28 | Kanto Auto Works Ltd | 自動車のライセンスランプ固定装置 |
-
1984
- 1984-02-01 JP JP59015203A patent/JPS60161640A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011084218A (ja) * | 2009-10-16 | 2011-04-28 | Kanto Auto Works Ltd | 自動車のライセンスランプ固定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6965168B2 (en) | Micro-machined semiconductor package | |
| JP3217624B2 (ja) | 半導体装置 | |
| JPS62149155A (ja) | 封止電子装置 | |
| US6680528B2 (en) | Electronic component and electronic equipment using the same | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JP2008124161A (ja) | 電子装置収納パッケージ、および電子装置収納パッケージの製造方法 | |
| JPS60167454A (ja) | 半導体装置 | |
| JPS60161640A (ja) | 半導体装置 | |
| JPH0228351A (ja) | 半導体装置 | |
| JPS60241241A (ja) | 半導体装置 | |
| JP3449268B2 (ja) | 半導体圧力センサ | |
| JPH0269945A (ja) | 半導体装置及びその製造方法 | |
| JPH04155949A (ja) | 樹脂封止型半導体装置 | |
| KR100477477B1 (ko) | 솔더범프 볼이 형성된 기판을 이용한 표면탄성파 필터 패키지 및 그 제조방법 | |
| JPS6032341A (ja) | 半導体装置 | |
| JPS5940552A (ja) | 半導体装置のキヤツプ取付構造 | |
| JP2848373B2 (ja) | 半導体装置 | |
| JPS61125028A (ja) | 半導体装置 | |
| JP2001015666A (ja) | 半導体装置及びその製造方法 | |
| JP4668729B2 (ja) | 半導体装置の製造方法 | |
| JPS59169156A (ja) | パツケ−ジおよびそれを用いた半導体装置の組立方法 | |
| JPS63240052A (ja) | 半導体装置の製造方法 | |
| JPS62122242A (ja) | 半導体装置 | |
| JPS639372B2 (ja) | ||
| JPS6221254A (ja) | 電子装置 |