JPS63240052A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63240052A JPS63240052A JP7532587A JP7532587A JPS63240052A JP S63240052 A JPS63240052 A JP S63240052A JP 7532587 A JP7532587 A JP 7532587A JP 7532587 A JP7532587 A JP 7532587A JP S63240052 A JPS63240052 A JP S63240052A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- ceramic package
- semiconductor
- gold
- metallic plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000919 ceramic Substances 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 abstract description 9
- OFLYIWITHZJFLS-UHFFFAOYSA-N [Si].[Au] Chemical compound [Si].[Au] OFLYIWITHZJFLS-UHFFFAOYSA-N 0.000 abstract description 6
- 230000005496 eutectics Effects 0.000 abstract description 6
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 abstract description 2
- 230000020169 heat generation Effects 0.000 abstract 2
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000005219 brazing Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 238000003466 welding Methods 0.000 description 3
- 229910017709 Ni Co Inorganic materials 0.000 description 2
- 229910003267 Ni-Co Inorganic materials 0.000 description 2
- 229910003262 Ni‐Co Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関する。
従来、半導体用セラミックパッケージに半導体チップを
マウントする場合、セラミックケースの素子載置部上に
モリブテン層またはタングステン層のメタライズ層を設
け、その上にニッケル層及び金層を順次積層して形成し
、この上に例えば金−シリコンのマウント材を使用して
半導体チップを搭載し金−シリコン共晶によるマウント
を行なっていた。
マウントする場合、セラミックケースの素子載置部上に
モリブテン層またはタングステン層のメタライズ層を設
け、その上にニッケル層及び金層を順次積層して形成し
、この上に例えば金−シリコンのマウント材を使用して
半導体チップを搭載し金−シリコン共晶によるマウント
を行なっていた。
上述した従来の半導体装置の製造方法は、セラミックパ
ッケージの素子載置部に設けたメタライズ層の接着力が
メタライズ層を形成するときのセラミック容器の表面状
態等の影響で左右され、半導体チップ裏面全体が金−シ
リコン共晶によりマウントされずに１部のみでマウント
されている場合が多い、この場合、電気的接続が不十分
で電気抵抗が増大したり半導体チップからの発熱の伝導
が不十分となるばかりか、半導体チップのクラックが発
生する等の間融点がある。
ッケージの素子載置部に設けたメタライズ層の接着力が
メタライズ層を形成するときのセラミック容器の表面状
態等の影響で左右され、半導体チップ裏面全体が金−シ
リコン共晶によりマウントされずに１部のみでマウント
されている場合が多い、この場合、電気的接続が不十分
で電気抵抗が増大したり半導体チップからの発熱の伝導
が不十分となるばかりか、半導体チップのクラックが発
生する等の間融点がある。
本発明の半導体装置の製造方法は、中央部に素子載置部
を有する金属板の前記素子載置部に半導体チップを搭載
する工程と、底部に開口部を有する半導体用セラミック
パッケージの前記開口部に前記半導体チップを挿入する
ように前記金属板を前記半導体用パッケージの底部に接
着する工程とを含んで構成される。
を有する金属板の前記素子載置部に半導体チップを搭載
する工程と、底部に開口部を有する半導体用セラミック
パッケージの前記開口部に前記半導体チップを挿入する
ように前記金属板を前記半導体用パッケージの底部に接
着する工程とを含んで構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の第１の実施例を説明するための半導体
装置の断面図である。
装置の断面図である。
第１図に示すように、Ｆｅ−Ｎｉ−Ｃｏ合金、Ｍｏ、Ｃ
ｕ／Ｗ等からなりニッケルめっき又は金めつきが施され
た金属板２の上に金−シリコン共晶のマウント材４（共
晶温度約３８０℃）を介して半導チップ３を搭載しマウ
ントする。次に、底部に開口部を有する半導体用セラミ
ックパッケージ１の前記開口部に半導体チップ３を挿入
するように金属板２を金−錫ろう材５（融点的２８０℃
）を用いてセラミックパッケージ１の底部に接着する。
ｕ／Ｗ等からなりニッケルめっき又は金めつきが施され
た金属板２の上に金−シリコン共晶のマウント材４（共
晶温度約３８０℃）を介して半導チップ３を搭載しマウ
ントする。次に、底部に開口部を有する半導体用セラミ
ックパッケージ１の前記開口部に半導体チップ３を挿入
するように金属板２を金−錫ろう材５（融点的２８０℃
）を用いてセラミックパッケージ１の底部に接着する。
次に、セラミックパッケージ１に設けられた内部リード
６と半導体チップ３の電極をボンディング線７で接続し
、キャップ８をセラミックパッケージ１の最上部にシー
ムウェルド法で取付けてセラミックパッケージ１を封止
し、半導体装置を構成する。
６と半導体チップ３の電極をボンディング線７で接続し
、キャップ８をセラミックパッケージ１の最上部にシー
ムウェルド法で取付けてセラミックパッケージ１を封止
し、半導体装置を構成する。
第２図は、本発明の第２の実施例を説明するための半導
体装置の断面図である。
体装置の断面図である。
第２図に示すように、Ｆｅ−Ｎｉ−Ｃｏ合金に金めつき
が施された金属板２の上に金−シリコン共晶のマウント
材４を介して半導体チツ゛プ３を搭載しマウントする。
が施された金属板２の上に金−シリコン共晶のマウント
材４を介して半導体チツ゛プ３を搭載しマウントする。
次に、底部に開口部を有する半導用セラミックパッケー
ジ１の底部に金属板１をシームウェルド法で接着し、以
後節１の実施例と同じ工程で半導体装置を構成する。
ジ１の底部に金属板１をシームウェルド法で接着し、以
後節１の実施例と同じ工程で半導体装置を構成する。
以上説明したように本発明は、半導体チップをあらかじ
めマウントの接着力が強い金属板上にマウントし、次に
この金属板をセラミックパッケージにマウント温度より
低い融点のろう材又はシームウェルド法により、接着力
が高く且つ均質なマウントが実現され、電気的接続や発
熱の伝導は十分となり、また半導体チップのクラックの
発生も抑制できるという効果を有する。
めマウントの接着力が強い金属板上にマウントし、次に
この金属板をセラミックパッケージにマウント温度より
低い融点のろう材又はシームウェルド法により、接着力
が高く且つ均質なマウントが実現され、電気的接続や発
熱の伝導は十分となり、また半導体チップのクラックの
発生も抑制できるという効果を有する。
第１図および第２図は本発明の第１および第２の実施例
を説明するための半導体装置の断面図である。 １・・・セラミックパッケージ、２・・・金属板、３・
・・半導体チップ、４・・・マウント材、５・・・ろう
材、６・・・内部リード、７・・・ボンディング線、８
・・・キャップ、９・・・シームウェルド接着面、１０
・・・外部リード。 第１区 第２図
を説明するための半導体装置の断面図である。 １・・・セラミックパッケージ、２・・・金属板、３・
・・半導体チップ、４・・・マウント材、５・・・ろう
材、６・・・内部リード、７・・・ボンディング線、８
・・・キャップ、９・・・シームウェルド接着面、１０
・・・外部リード。 第１区 第２図
Claims (1)
- 中央部に素子載置部を有する金属板の前記素子載置部に
半導体チップを搭載する工程と、底部に開口部を有する
半導体用セラミックパッケージの前記開口部に前記半導
体チップを挿入するように前記金属板を前記半導体用パ
ッケージの底部に接着する工程とを含むことを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7532587A JPS63240052A (ja) | 1987-03-27 | 1987-03-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7532587A JPS63240052A (ja) | 1987-03-27 | 1987-03-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63240052A true JPS63240052A (ja) | 1988-10-05 |
Family
ID=13573000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7532587A Pending JPS63240052A (ja) | 1987-03-27 | 1987-03-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63240052A (ja) |
-
1987
- 1987-03-27 JP JP7532587A patent/JPS63240052A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3009788B2 (ja) | 集積回路用パッケージ | |
| JP2915888B1 (ja) | 配線基板及びその製造方法 | |
| US5821617A (en) | Surface mount package with low coefficient of thermal expansion | |
| US3941916A (en) | Electronic circuit package and method of brazing | |
| JP3336982B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09298252A (ja) | 半導体パッケージ及びこれを用いた半導体装置 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS63240052A (ja) | 半導体装置の製造方法 | |
| JP2000068396A (ja) | ハーメチックシール用カバー | |
| JPH0974158A (ja) | 高電力混成集積回路用パッケージ | |
| JPH06132457A (ja) | 半導体装置およびその製造方法 | |
| JP2004055580A (ja) | 電子部品パッケージ封止用蓋体 | |
| JPS63262858A (ja) | 半導体装置 | |
| JPH07106458A (ja) | 気密封止形半導体装置 | |
| JPS6334962A (ja) | パツケ−ジ構造体 | |
| JPS6336688Y2 (ja) | ||
| JPS638620B2 (ja) | ||
| JP2540461B2 (ja) | 電子部品用パッケ−ジのリ−ド取り付け構造 | |
| JPS5823941B2 (ja) | 半導体パッケ−ジの製造方法 | |
| JP2002198485A (ja) | 半導体実装体とそれを用いた半導体装置およびその製造方法 | |
| JP2522738B2 (ja) | 半導体装置用セラミックスパッケ―ジ及び半導体装置 | |
| JPH09252020A (ja) | 半導体装置およびその製造方法 | |
| JPS60258932A (ja) | 半導体装置及びその回路装置 | |
| JPH04267360A (ja) | 半導体装置 | |
| JPH0661299A (ja) | 半導体装置及びその製造方法 |