JPS5940552A - 半導体装置のキヤツプ取付構造 - Google Patents

半導体装置のキヤツプ取付構造

Info

Publication number
JPS5940552A
JPS5940552A JP57149336A JP14933682A JPS5940552A JP S5940552 A JPS5940552 A JP S5940552A JP 57149336 A JP57149336 A JP 57149336A JP 14933682 A JP14933682 A JP 14933682A JP S5940552 A JPS5940552 A JP S5940552A
Authority
JP
Japan
Prior art keywords
cap
layer
solder
projection
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57149336A
Other languages
English (en)
Inventor
Toshiaki Ono
俊昭 小野
Hiroshi Tsuneno
常野 宏
Hajime Sato
佐藤 始
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57149336A priority Critical patent/JPS5940552A/ja
Publication of JPS5940552A publication Critical patent/JPS5940552A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/163Connection portion, e.g. seal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はセラミックパッケージ型の半導体装置のキャン
プ取付構造に関するものである。
一般に、セラミックパッケージ型の半導体装置は、外部
導出リードを設は友セラミックベースの上面凹部内に半
導体素子ペレットを固着しかつ電気的接続を行なった上
で前記上面四部に金属キャンプを被せ、これを接着する
ことによりペレット等を気密封止する構成となっている
。そして、通常では前記セラミックベースに対するキャ
ップの接着材としてAu、=snろう材を使用している
ところで、前記したA4.、−8Qろう材は価格が極め
て高いという欠点があバこれが直ちに半導体装置の高価
格化に結びつくという問題かめる。
このため最近の半導体装置ではキャップの接M材として
半田を利用したものが提案され、低価格化を実現してい
る。
しかしながら、単に半田を従来のAu −snろう材に
代えてキャップの気密封止を行なうのみでは、接着面等
における半田の方向性のない溶融によって半田内にボイ
ド(気泡)が生じ易く、このボイドの発生によ#)完密
性が低下され或いにキャップの固着強度か低下さnる等
、半導体装置の信頼性が損なわれるという問題か生じて
いる。
したがって本発明の目的は、半田内にボイドが発生する
ことを防止してパッケージの気密性の向上およびギャッ
プの固着強度の向上を図り、これによシ半導体装置の信
頼性金高めることができる半導体装置のキャップ取付構
造を提供することにある。
このような目的を達成するために本発明に、キャンプに
形成した半田層の周辺部に突起若しくは突条を形成し、
キャンプをセラミックベースに押圧固着する際に半田層
が突起や突条部位から溶融接着されるようにしたもので
ある。
以下、本発明を図示の実施列Vこより説明する。
第1図および第2図に本発明m造を適用した半導体装t
を示し、第1図は全体断面図、第2図は要部の拡大断面
図でおる。図において、■はセラミックベースであpl
その外側面には下方に突起した外部導出リード2を取着
し、かつ上面中央部には方形の四部3を形成している。
この凹部3の内底面には半導体素子ベレット4を固着す
ると共に凹s3内筒位置の段部上には前記外部導出り−
ド2に接続されるボスト部5tl−設け、ベレット4の
電極パッドとボスト部5とをワイヤ6にて電気的に接続
している。また、前記セラミックベース1の上面の凹部
3周囲には、第2因に詳、■を示すように、タングステ
ン又はモリブデンのメタライズ層8.ニッケルメッキ層
り、金めつ@層lOからなる多層処理部7全形成してい
る。
一方、11は42アロイまたはコパール等の方形の金属
仮相からなるキーヤツブであり、その内面(下面)には
クランド等により一体に形成した半LB層12全形成し
ている。そして、更にこのキャップitの半田層12に
は前記凹部3の周囲に相当・rる位abこ内面方向に向
かって突設(71こ突起13を形成している。なお、本
実施1ullでは、この突起13はキャップ11の全周
にわたって連続した突条として形成しておシ、製法は金
橘板材に半田層12をクラッドし金型によシ、キャップ
11の外形の形成と同時にキャップの外面周囲全内面方
向に同かつて打ち出して突条14を形成する。
したがって、以上のように構成され窺セラミンクベース
lとキャップ11に、第1図のようにセラミックベース
l上にキャップ11を載せてこれ全押圧させながら図外
の炉内を通過させる。これによシ、キャンプ110半田
層12は炉内で溶融され、押圧力と相俟って金層10お
よびニッケルメッキ層9に溶着し、キャップ11をセラ
ミックベース1に固着する。そして、このとき、半田層
12にキャップ内面方向に突出湯れ几突条13において
最先に溶融され、以後溶融箇所がこの突条13部位を中
心にして拡がるように進行してベースに溶着きれるよう
になシ、所謂半田溶融の方向性が生じるようになる。こ
の結釆、従来のように半田溶融に方向性がないことが原
因とさ7するボイドの発生(半田が内周側、外周側から
同時に溶融が進行されると両者間に空気が閉じ込められ
てボイドが発生J−る)が防止できる。つまシ、本例で
は半FJ1層12と多層部7との間の空気は半田の方向
性のめる溶融に伴なって内周側および/または外周側へ
押されるようにして除去さnることになり、空気が閉じ
込められてボイドか発生することはない。
これによシ、ボイドが原因とされる気密性の低下やキャ
ップ固着強度の低下も起ることになく、半導体装置の信
頼性の向上および価格の低減の両方を達成することがで
きる。
々お、前記突条13は必ずしもキャップ11の全周面に
わたって連続形成する必要はなく、第3図体)のように
各辺に対応して突条13At−不連続に設けたもの、或
Lntz同図(9)のように突起13Bを直列配置した
ものでめってもよい。
以上のように本発明のキャップ取付構造によれば、キャ
ップに形成し九半田層の周辺部に突起若しくは突条を形
成し、キャップの溶着の際に半田層が突起、突条部位か
ら溶融が進行されるように構成しているので、キャップ
溶着時に半田の溶融に方向性か生じ、半田層内の空気を
有効に排除することができるので、接着部位におけるボ
イドの発生を防止し、これにより気密性の同上、固着強
度の向上を図って半導体装置のイg頼件の向上を達成す
ることができるという効果を賽する。
【図面の簡単な説明】
第1図に本発明構造を適用した半導体装置の全体構成の
断面図、 第2図は要部の拡大図、 第3図(N、(B)は夫々異なる実IA列の平面図であ
る。 l・・・セラミックペース、3・・・凹部、4・・・ベ
レット、6・・・ワイヤ、7・・・多層処理部、11・
・・キャップ、12・・・半田層、13・・・突条(突
起)、13A・・・突命、13B・・・突起。

Claims (1)

  1. 【特許請求の範囲】 ■、セラミック等のベース上に金属製のΦヤツブ盆半l
    ′T1によシ固着して半導体素子ペレットを気密封止し
    てなる半導体装置において、前記キャンプには予め半田
    層を形成しておくと共にこの半田層の周辺部には突起若
    しくは突条を形成し、キャップをセラミックベースに押
    圧固着する際に前記半田層は前記突起や突条部位から溶
    融され得るように構成し几ことを特徴とする半導体装置
    のキャンプ取付構造。 2、突条はキャップの全周囲に連続形成してなる特許請
    求の範囲第1項記載の半導体装置のキャップ取付構造。
JP57149336A 1982-08-30 1982-08-30 半導体装置のキヤツプ取付構造 Pending JPS5940552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57149336A JPS5940552A (ja) 1982-08-30 1982-08-30 半導体装置のキヤツプ取付構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57149336A JPS5940552A (ja) 1982-08-30 1982-08-30 半導体装置のキヤツプ取付構造

Publications (1)

Publication Number Publication Date
JPS5940552A true JPS5940552A (ja) 1984-03-06

Family

ID=15472875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57149336A Pending JPS5940552A (ja) 1982-08-30 1982-08-30 半導体装置のキヤツプ取付構造

Country Status (1)

Country Link
JP (1) JPS5940552A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625647A (ja) * 1985-07-02 1987-01-12 Fujitsu Ltd 半導体装置の製造方法
JP2014049689A (ja) * 2012-09-03 2014-03-17 Fujitsu Semiconductor Ltd 半導体装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625647A (ja) * 1985-07-02 1987-01-12 Fujitsu Ltd 半導体装置の製造方法
JP2014049689A (ja) * 2012-09-03 2014-03-17 Fujitsu Semiconductor Ltd 半導体装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JP3087709B2 (ja) 半導体装置およびその製造方法
JP2522524B2 (ja) 半導体装置の製造方法
JP2002222906A (ja) 半導体装置の製造方法および半導体装置
JPS62149155A (ja) 封止電子装置
JP6634117B2 (ja) 半導体装置
JPS5940552A (ja) 半導体装置のキヤツプ取付構造
JP3555062B2 (ja) 半導体装置の構造
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JP2000077458A (ja) フリップチップ実装方法
JP3374395B2 (ja) 電子部品用パッケージ
JPH0269945A (ja) 半導体装置及びその製造方法
JPS5932156A (ja) 半導体装置のキヤツプ取付構造
JPH10284516A (ja) 半導体装置およびその製造方法
JPS6231497B2 (ja)
JP2003133449A (ja) ろう材付きシールリングおよびこれを用いた電子部品収納用パッケージの製造方法
JP2504187B2 (ja) リ―ドフレ―ム
JP2003209213A (ja) リードフレームおよび半導体装置の製造方法
JP2702455B2 (ja) ピングリッドアレイ型半導体装置
JP3250213B2 (ja) リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法
JPH03261153A (ja) 半導体装置用パッケージ
JP2596399B2 (ja) 半導体装置
JPH0810207Y2 (ja) 樹脂封止形半導体装置
JPS60161640A (ja) 半導体装置
JPH0677284A (ja) 半導体装置