JPS5932156A - 半導体装置のキヤツプ取付構造 - Google Patents
半導体装置のキヤツプ取付構造Info
- Publication number
- JPS5932156A JPS5932156A JP57141132A JP14113282A JPS5932156A JP S5932156 A JPS5932156 A JP S5932156A JP 57141132 A JP57141132 A JP 57141132A JP 14113282 A JP14113282 A JP 14113282A JP S5932156 A JPS5932156 A JP S5932156A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- layer
- solder
- semiconductor device
- periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000000919 ceramic Substances 0.000 claims abstract description 14
- 230000002093 peripheral effect Effects 0.000 claims description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 239000008188 pellet Substances 0.000 claims description 3
- 238000005476 soldering Methods 0.000 claims 1
- 229910000679 solder Inorganic materials 0.000 abstract description 21
- 229910000833 kovar Inorganic materials 0.000 abstract description 2
- 238000003825 pressing Methods 0.000 abstract description 2
- 230000004927 fusion Effects 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000155 melt Substances 0.000 description 4
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- 238000005253 cladding Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 241000277331 Salmonidae Species 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000007767 bonding agent Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Connections Arranged To Contact A Plurality Of Conductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は七ラミックパッケージ型の半導体装置のキャッ
プ取付構造に関するものである。
プ取付構造に関するものである。
一般に、センミンクパッケージ型の半導体装置は、外部
導出リード全般けた七ラミックベースの上面凹部内に半
導体素子べ1ノットヲ同着しかつ嘔気的接続を行なつ几
上で前記上面四部に金属キャップを被せ、これを接着す
ることによりベレット等を7笛刊止する構成となってい
る。そして、通常では前記セラミックベースに対するキ
ャンプの接着材としてAl1−日nろう相を使用してい
るうところで、前記したAu−5nろう拐は価格が極め
′〔高いという欠点があシ、これが直ちに半導体装置の
高価格化に結びつくという問題がある。
導出リード全般けた七ラミックベースの上面凹部内に半
導体素子べ1ノットヲ同着しかつ嘔気的接続を行なつ几
上で前記上面四部に金属キャップを被せ、これを接着す
ることによりベレット等を7笛刊止する構成となってい
る。そして、通常では前記セラミックベースに対するキ
ャンプの接着材としてAl1−日nろう相を使用してい
るうところで、前記したAu−5nろう拐は価格が極め
′〔高いという欠点があシ、これが直ちに半導体装置の
高価格化に結びつくという問題がある。
このため最近の半導体装置でにキャップの接着士4とし
て半田を利用し几ものが提案さn、低価格化を実現して
いる。
て半田を利用し几ものが提案さn、低価格化を実現して
いる。
しかしながら、単に半田全従来のAu −BQろう拐に
代え°Cキャップの気密封止を行なうのみでは、接着面
等における半田の方向性のない溶融によって半田内にボ
イド(気泡)が生じ易く、このボイドの発生によシ気密
性が低下さn或いはキャツブの固着強度が低下される等
、半導体装1q、の信頼性が損なわれるという問題が生
じている。
代え°Cキャップの気密封止を行なうのみでは、接着面
等における半田の方向性のない溶融によって半田内にボ
イド(気泡)が生じ易く、このボイドの発生によシ気密
性が低下さn或いはキャツブの固着強度が低下される等
、半導体装1q、の信頼性が損なわれるという問題が生
じている。
したがって本発明の目的は、!1仝田内にボイドが発生
°rること全防市してパッケージの気密性の向I一本・
よびギャップの固着強度の同上を図り、こfLに、しり
半iff、 14・装置の信頼性を高めることができる
半導体装置のギヤツブ取付構造?提供することにある。
°rること全防市してパッケージの気密性の向I一本・
よびギャップの固着強度の同上を図り、こfLに、しり
半iff、 14・装置の信頼性を高めることができる
半導体装置のギヤツブ取付構造?提供することにある。
このような目的?達成する之めに本発明は、キャップに
形成した¥円層の周辺部の1ψσ金小芒くし、キャップ
全セラミックベースに押出接着するときに半IJI 層
の周辺部とセラミックベースとの間に間隙が形成される
ようにし比ものである。
形成した¥円層の周辺部の1ψσ金小芒くし、キャップ
全セラミックベースに押出接着するときに半IJI 層
の周辺部とセラミックベースとの間に間隙が形成される
ようにし比ものである。
以下、本発明全図示の実施例によりJMする。
第1図および第2図tユ本発明渦造?適用した崖導体装
置Iを示し、第1図は全体断面図、第2図は費部の拡大
断面図である。図において、1はセラミックベースであ
シ、その外111i而には下方に突出した外部導出リー
ド2を取着し、かつ上面中央部には方形の凹部3全形成
しでいる。この凹部3の内底面にC7[半導体素子ベレ
ット4を固着すると共に四部3内周位置の段部上には前
記外部導出リード2に接続されるポット部5を設け、ベ
レット4の電極バンドとボスト部5とをワイヤ6にてi
t((的に接続している。また、前記セラミックベース
1の上面の四部3周囲には、第2図に詳al k示−V
ように、タングステンのメタライズ層8.ニッケルメッ
キ層9.金めつき層IOからなる多層処理部7全形成し
て駆る、 一方、11tよ42アロイ、コバール等の方形の金属仮
相からなるキャンプであり、その内面(下面)にtj、
クラッド等によシ一体に形成した半R1層12全形成し
ている。そし又、この半田層12はキャップ11の全周
縁に沿う周辺部近傍に段差を設け、この段差の外側に画
成嘔れる周辺部tznの埋心を1(1(の部位よシも小
6くしているのである。
置Iを示し、第1図は全体断面図、第2図は費部の拡大
断面図である。図において、1はセラミックベースであ
シ、その外111i而には下方に突出した外部導出リー
ド2を取着し、かつ上面中央部には方形の凹部3全形成
しでいる。この凹部3の内底面にC7[半導体素子ベレ
ット4を固着すると共に四部3内周位置の段部上には前
記外部導出リード2に接続されるポット部5を設け、ベ
レット4の電極バンドとボスト部5とをワイヤ6にてi
t((的に接続している。また、前記セラミックベース
1の上面の四部3周囲には、第2図に詳al k示−V
ように、タングステンのメタライズ層8.ニッケルメッ
キ層9.金めつき層IOからなる多層処理部7全形成し
て駆る、 一方、11tよ42アロイ、コバール等の方形の金属仮
相からなるキャンプであり、その内面(下面)にtj、
クラッド等によシ一体に形成した半R1層12全形成し
ている。そし又、この半田層12はキャップ11の全周
縁に沿う周辺部近傍に段差を設け、この段差の外側に画
成嘔れる周辺部tznの埋心を1(1(の部位よシも小
6くしているのである。
この段差は、クラッドする前の半田材に予め形成しても
よく、或い祉クランドと同時にプレス成形し、史にはク
ラッド後に周辺部の半a1層會削成してもよい。こtL
により、前記士ラミックベース上にキャップ11を被せ
たときには、前記多層処理部7iJ、その内周側におい
で半fJ1)@ t 2に接触し、外周…1(1では半
1(11tm12との間に間隙13が画成されることに
なる。
よく、或い祉クランドと同時にプレス成形し、史にはク
ラッド後に周辺部の半a1層會削成してもよい。こtL
により、前記士ラミックベース上にキャップ11を被せ
たときには、前記多層処理部7iJ、その内周側におい
で半fJ1)@ t 2に接触し、外周…1(1では半
1(11tm12との間に間隙13が画成されることに
なる。
したがって、以上のように構成さit ft、ナラミン
クベース1とギャップith、@を図のようにセラミッ
クベース1上にキャンプllを載せてこれ全押圧させな
がら図外の炉内全通11→させる。こilにより、キャ
ンプ11の半L+17@12は炉内で溶融ちれ、押圧力
と相俟って金メッキ層10およびニッケルメッキ層9に
溶着し、キャッ7】う全十ラミツクヘース1に固着する
。そしてこのとき、半HJJ鱒12は段差よシも内周側
の部位12bで多層処理部7に接触して最先に溶融さf
l、、以後溶融箇所がこの内周側部位から徐々に外同方
回へ同かうように進1Jシ、r9i FIN半田溶融の
方向性が生じて溶着が行なわれる。この結果、半田)H
I3と多層処理部7との間の空気は前述(また半田の方
向性のある溶融に伴なって内周側から外周側へと間隙1
3ケ通って排除されることになる。したがって、従来の
ように半L11溶融に方向性がないことが原因とさtI
、るボイドの発生(半田が内周側、外周側から同時に溶
1i’d+!が進行さtl、ると両者間に空気が閉じ込
めら第1てボイドが発生する)が防止できる。
クベース1とギャップith、@を図のようにセラミッ
クベース1上にキャンプllを載せてこれ全押圧させな
がら図外の炉内全通11→させる。こilにより、キャ
ンプ11の半L+17@12は炉内で溶融ちれ、押圧力
と相俟って金メッキ層10およびニッケルメッキ層9に
溶着し、キャッ7】う全十ラミツクヘース1に固着する
。そしてこのとき、半HJJ鱒12は段差よシも内周側
の部位12bで多層処理部7に接触して最先に溶融さf
l、、以後溶融箇所がこの内周側部位から徐々に外同方
回へ同かうように進1Jシ、r9i FIN半田溶融の
方向性が生じて溶着が行なわれる。この結果、半田)H
I3と多層処理部7との間の空気は前述(また半田の方
向性のある溶融に伴なって内周側から外周側へと間隙1
3ケ通って排除されることになる。したがって、従来の
ように半L11溶融に方向性がないことが原因とさtI
、るボイドの発生(半田が内周側、外周側から同時に溶
1i’d+!が進行さtl、ると両者間に空気が閉じ込
めら第1てボイドが発生する)が防止できる。
これによシ、ボイドが原因とされる気密性の低下やキャ
ップ固着強度の低下も起ることはなく、半導体装置の信
頼性の同上および価格の低減の両方全達成することがで
きる。
ップ固着強度の低下も起ることはなく、半導体装置の信
頼性の同上および価格の低減の両方全達成することがで
きる。
なお、All記段差による半2重層周辺部の1ψさの低
減はギャップの全周囲にわたって連続形成する必要Vj
、7)く、第3図に示すようにキャンプ11周辺の複数
部位12Aの1す爆音低減さ・けるようにしてもjlz
)、、 以上のように本発明のキャップ取付構造によれば、キャ
ップに形成した半田層の周辺部の埋さを1114の部位
よりも小さくし、キャップを七ラミックベースに押圧さ
、Wたときに半田層とセラミックベースとの間に間隙全
形成し、かつキャンプの溶着時に半田が一方向に向かつ
て溶融進行さノするように構成しているので、キ・ヤツ
プの溶着時に半田の溶融に方向性が生じて半田層内の空
気?有効に排除することができるので、接着部位におけ
るボイドの発生音防止し、これによ、!7気密性の向上
、固着強度の同士全図って半導体装置の信頼性の向上全
達成することができるとbう効*を奏する。
減はギャップの全周囲にわたって連続形成する必要Vj
、7)く、第3図に示すようにキャンプ11周辺の複数
部位12Aの1す爆音低減さ・けるようにしてもjlz
)、、 以上のように本発明のキャップ取付構造によれば、キャ
ップに形成した半田層の周辺部の埋さを1114の部位
よりも小さくし、キャップを七ラミックベースに押圧さ
、Wたときに半田層とセラミックベースとの間に間隙全
形成し、かつキャンプの溶着時に半田が一方向に向かつ
て溶融進行さノするように構成しているので、キ・ヤツ
プの溶着時に半田の溶融に方向性が生じて半田層内の空
気?有効に排除することができるので、接着部位におけ
るボイドの発生音防止し、これによ、!7気密性の向上
、固着強度の同士全図って半導体装置の信頼性の向上全
達成することができるとbう効*を奏する。
第1図は本発明構造全適用した半導体装置の全体構成の
Ur面図、 第2図は要部の拡大図、 第3図は池の実施例の平面図である。 l・・・セラミックベース、3・・・凹部、4・・・ペ
レント、6・・・ワイヤ、7・・・多層処理部、11・
・・ヤヤソブ、12・・・半113層、12a・・・周
辺部、1:1・・・間隙。
Ur面図、 第2図は要部の拡大図、 第3図は池の実施例の平面図である。 l・・・セラミックベース、3・・・凹部、4・・・ペ
レント、6・・・ワイヤ、7・・・多層処理部、11・
・・ヤヤソブ、12・・・半113層、12a・・・周
辺部、1:1・・・間隙。
Claims (1)
- 【特許請求の範囲】 1、 セラミック等のベース」二に金MFJのギャップ
を半田により固着して?1′導体素イペレット金気密別
止してなる半導体装置において、前記キャンプには予め
半IlI層を形成しておくと共にこの半8(層は周辺部
のj9ざ全曲の部位よシも小さくし、キャンプをセラミ
ックベースに押圧固着する際に前記半L1F層とセラミ
ックベースとの間に間隙が形成されるように構成したこ
とt−特徴とする半導体装置のキャップ取付構造。 2、キャップの全周縁の周囲部の厚さを/」・きくして
なるl庁ir’!iS求の範囲第1項151J載の半導
体装置のギャップJl!付構造。 3、半B、1層は外周部を内周部に比較して厚さを小さ
くしてなる脣許祷求の範囲第1項又は第2項記載の半導
体装置のキャップ取付W造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57141132A JPS5932156A (ja) | 1982-08-16 | 1982-08-16 | 半導体装置のキヤツプ取付構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57141132A JPS5932156A (ja) | 1982-08-16 | 1982-08-16 | 半導体装置のキヤツプ取付構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5932156A true JPS5932156A (ja) | 1984-02-21 |
Family
ID=15284905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57141132A Pending JPS5932156A (ja) | 1982-08-16 | 1982-08-16 | 半導体装置のキヤツプ取付構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5932156A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0347991A2 (en) * | 1988-06-22 | 1989-12-27 | Koninklijke Philips Electronics N.V. | Use of venting slots to improve hermetic seal for semiconductor dice housed in ceramic packages |
JPH02273958A (ja) * | 1989-04-17 | 1990-11-08 | Sumitomo Electric Ind Ltd | 半導体用パッケージの封止方法 |
US5059558A (en) * | 1988-06-22 | 1991-10-22 | North American Philips Corp., Signetics Division | Use of venting slots to improve hermetic seal for semiconductor dice housed in ceramic packages |
-
1982
- 1982-08-16 JP JP57141132A patent/JPS5932156A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0347991A2 (en) * | 1988-06-22 | 1989-12-27 | Koninklijke Philips Electronics N.V. | Use of venting slots to improve hermetic seal for semiconductor dice housed in ceramic packages |
US5059558A (en) * | 1988-06-22 | 1991-10-22 | North American Philips Corp., Signetics Division | Use of venting slots to improve hermetic seal for semiconductor dice housed in ceramic packages |
JPH02273958A (ja) * | 1989-04-17 | 1990-11-08 | Sumitomo Electric Ind Ltd | 半導体用パッケージの封止方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5874784A (en) | Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor | |
JP2522524B2 (ja) | 半導体装置の製造方法 | |
JPH08264697A (ja) | 半導体リードフレーム構造およびその製造方法 | |
JPS5932156A (ja) | 半導体装置のキヤツプ取付構造 | |
JP3555062B2 (ja) | 半導体装置の構造 | |
JPS62174956A (ja) | プラスチツク・モ−ルド型半導体装置 | |
JPS5940552A (ja) | 半導体装置のキヤツプ取付構造 | |
JP3374395B2 (ja) | 電子部品用パッケージ | |
JPS6222456B2 (ja) | ||
JPS5849636Y2 (ja) | 樹脂モ−ルド型半導体装置用金属リボン | |
JPH03114247A (ja) | パッケージ型半導体装置 | |
JPS5992552A (ja) | 半導体装置 | |
JPS62229949A (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2522640B2 (ja) | リ―ドフレ―ムおよびリ―ドフレ―ム完成体 | |
JPS6232622B2 (ja) | ||
JPH06163547A (ja) | 半導体装置 | |
JPH02235350A (ja) | 半導体装置 | |
JPH10303227A (ja) | 半導体パッケージ及びその製造方法 | |
JPS583239A (ja) | ボンデイング用ワイヤ− | |
JP2726555B2 (ja) | 樹脂封止型半導体装置 | |
JPS62122149A (ja) | 集積回路の製造方法 | |
JPS59134857A (ja) | 半導体装置 | |
KR100268925B1 (ko) | 리드프레임및이를이용한반도체패키지 | |
JP2021103712A (ja) | 半導体装置およびその製造方法 | |
KR200331874Y1 (ko) | 반도체의다핀형태패키지 |