JPS6222456B2 - - Google Patents

Info

Publication number
JPS6222456B2
JPS6222456B2 JP54137659A JP13765979A JPS6222456B2 JP S6222456 B2 JPS6222456 B2 JP S6222456B2 JP 54137659 A JP54137659 A JP 54137659A JP 13765979 A JP13765979 A JP 13765979A JP S6222456 B2 JPS6222456 B2 JP S6222456B2
Authority
JP
Japan
Prior art keywords
lead frame
tab
lower caps
plating layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54137659A
Other languages
English (en)
Other versions
JPS5662342A (en
Inventor
Hiromichi Suzuki
Susumu Okikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13765979A priority Critical patent/JPS5662342A/ja
Publication of JPS5662342A publication Critical patent/JPS5662342A/ja
Publication of JPS6222456B2 publication Critical patent/JPS6222456B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/85411—Tin (Sn) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は放熱性及び気密性に優れ、しかも製作
コストが低いパツケージの半導体装置に関するも
のである。
半導体装置のパツケージの中でも、所謂キヤビ
テイパツケージは製作コストが低いという理由で
用いられている。このキヤビテイパツケージは、
第１図に示すように、リードフレーム１にダイボ
ンデイング及びワイヤボンデイング２した半導体
ペレツト３を、熱可塑性レジンからなる容器状の
上，下のキヤツプ４，５にて気密にパツケージし
たものである。このパツケージによれば、予め容
器状に形成した上，下のキヤツプ（同一形状でも
よい）４，５をパツケージ時にリードフレーム１
及びペレツト３を描むようにセツトし、その後リ
ードフレーム１との接触部１ａ，１ａにおいてキ
ヤツプ４，５をリードフレーム１に溶融接着する
だけでパツケージが完成されるので、例えばトラ
ンスフアモールド法によるパツケージに比較して
設備の簡略化、工数の低減等の有利な点が多く、
半導体装置の製作コストを低くすることができる
のである。
しかしながら、このキヤビテイパツケージで
は、ペレツト３及びこれを固着したリードフレー
ム１と上，下のキヤツプ４，５との間には空気層
が介在されることになるため、ペレツト３にて発
生した熱はリードフレーム１に伝達されるものの
熱伝導率の小さい空気層によつてキヤツプ４，５
への熱伝達が妨げられ、放熱性が悪いという不具
合がある。放熱性が悪いとペレツトが過熱され、
ペレツトの動作寿命が短かくなる。また、また、
このパツケージでは、上，下のキヤツプ４，５が
リードフレームに固着された部位１ａ、つまり封
止部が単にレジンと金属との溶着構造であるのに
すぎないため、その接着の信頼性が低く、気密性
の面においても問題が生じているのが実情であ
る。
したがつて本発明の目的は放熱性に優れる一方
で気密性に優れ、しかも製作コストの低いパツケ
ージの半導体装置を提供することにある。
この目的を達成するために本発明は、リードフ
レームの表面に銀、金またはスズめつきを施す一
方、キヤビテイパツケージの上，下キヤツプの内
面に低融点金属や共晶反応をする金属をめつき
し、リードフレームとキヤツプ内面とを融着する
構成としたことを特徴とするものである。
以下、本発明の実施例を図面に基づいて説明す
る。
第２図は本発明の半導体装置の断面図である。
図において、リードフレーム１０はいわゆる異形
条（断面形状が均一な厚さでなく一部に肉厚の大
小がある）部材にて、例えば打抜成形などによ
り、タブ１１、インナーリード１２、アウターリ
ード１３を所定のパターンに形成している。そし
て、特にタブ１１部には異形条の厚肉部を相当さ
せかつこれをインナーリード１２の存在する平面
よりも下方に位置するように曲成している。ま
た、このリードフレーム１０の表面（上，下面）
には金、銀或いは銀めつき層１４を形成し、タブ
１１上に半導体ペレツト１５を固着すると共に、
ペレツト１５と各インナーリード１２との間には
ワイヤボンデイング１６を施している。
一方、キヤビテイパツケージを構成する上，下
の容器状のキヤツプ１７，１８はその主体を熱可
塑性レジンにて形成し、かつ各々の内面には、例
えばPb／Sn、Sn等の低融点金属や前記Ag，
Au，Snと共晶反応する金属の層１９を形成して
いる。この金属層１９はめつき或いは金属箔の接
着等により形成する。
したがつて、以上のように形成したリードフレ
ーム１０と上，下のキヤツプ１７，１８を用い、
リードフレーム１０上の半導体ペレツト１５を覆
うように上，下のキヤツプ１７，１８をかぶせか
つこれらを熱融着することにより第２図のような
パツケージが形成されることになる。即ち、この
構成では、リードフレーム１０のタブ１１下面で
は金，銀或いはスズめつき層１４と金属層１９は
融着或いは共晶により一体化され、これによりタ
ブ１１と下キヤツプ１８とを一体化させる。ま
た、リードフレーム１０のインナーリード１２と
アウターリード１３との境界部では、同様にめつ
き層１４と金属層１９が融着或いは共晶により一
体化されるので、両層１４，１９の間、換言すれ
ばリードフレーム１０と上，下キヤツプ１７，１
８の間の気密性が向上される。
この結果、半導体ペレツト１５に生じた熱はタ
ブ１１に伝達され、更に効率よく下キヤツプ１８
に伝達されてパツケージ外に放散される。ここ
で、タブ１１は他の部位よりも厚肉に形成してい
るためその熱容量が大きく、ペレツト１５の熱は
極めて迅速にタブに伝達される。また、タブ１１
に伝達された熱はタブ１１と下キヤツプ１８とが
直接接触してその間に空気層が介在されないた
め、これも良好に下キヤツプ１８に伝達されるこ
とになり、結局パツケージ全体の放熱効果は極め
て高いものになる。
また、上，下キヤツプ１７，１８の周縁部は、
前述のように金属同志の融着によるためリードフ
レーム１０と上，下キヤツプ１７，１８の間の気
密性は向上し、半導体ペレツトを湿気等から有効
に保護することができるのである。
以上説明したように本発明の半導体装置によれ
ば、リードフレームの表面には金，銀またはスズ
のめつき層を形成し、かつキヤビテイパツケージ
を形成する上，下のキヤツプの内面には低融点金
属や共晶反応をする金属層を形成して、これらを
同時に融着した構成としているので、キヤビテイ
パツケージの有する低製作コストの利点をそのま
ま生かした上で、放熱効果の向上及び気密性の向
上を夫々達成することができるという大なる効果
を奏する。
【図面の簡単な説明】
第１図は従来の半導体装置の断面図、第２図は
本発明の半導体装置の断面図である。 １０……リードフレーム、１１……タブ、１４
……Au，Agめつき層、１５……半導体ペレツ
ト、１７……上キヤツプ、１８……下キヤツプ、
１９……金属層。

Claims (1)

  1. 【特許請求の範囲】 １ リードフレームの表面に金または銀あるいは
    スズめつき層を形成し、キヤビテイパツケージを
    構成する上，下の各キヤツプの内面に低融点金属
    または前記めつき層と共晶反応する金属層を形成
    し、前記リードフレームを前記上，下キヤツプで
    融着挾持してパツケージすることを特徴とする半
    導体装置の製造方法。 ２ リードフレームの表面に金または銀あるいは
    スズめつき層を形成し、キヤビテイパツケージを
    構成する上，下の各キヤツプの内面に低融点金属
    または前記めつき層と共晶反応する金属層を形成
    し、前記リードフレームを前記上，下キヤツプで
    融着挾持すると共に、前記リードフレームのタブ
    と前記一方のキヤツプ内面とを融着することを特
    徴とする半導体装置の製造方法。 ３ タブに固着された半導体ペレツトとリードを
    電気的に接続し、前記半導体ペレツトを上，下の
    キヤツプ内に配置し、かつ前記リードを前記上，
    下キヤツプで挾持してなる半導体装置において、
    前記リードの表面には金または銀あるいはスズめ
    つき層が形成され、前記上，下キヤツプには低融
    点金属または前記めつき層と共晶反応する金属層
    が形成されていることを特徴とする半導体装置。 ４ 前記タブには表面に金または銀あるいはスズ
    めつき層が形成され、前記タブは前記一方のキヤ
    ツプ内面に固着されていることを特徴とする特許
    請求の範囲第３項に記載の半導体装置。
JP13765979A 1979-10-26 1979-10-26 Semiconductor device Granted JPS5662342A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13765979A JPS5662342A (en) 1979-10-26 1979-10-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13765979A JPS5662342A (en) 1979-10-26 1979-10-26 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS5662342A JPS5662342A (en) 1981-05-28
JPS6222456B2 true JPS6222456B2 (ja) 1987-05-18

Family

ID=15203804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13765979A Granted JPS5662342A (en) 1979-10-26 1979-10-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS5662342A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62141742A (ja) * 1985-12-17 1987-06-25 Fujitsu Ltd 半導体装置のパツケ−ジ
US5408126A (en) * 1993-12-17 1995-04-18 At&T Corp. Manufacture of semiconductor devices and novel lead frame assembly
US7145254B2 (en) * 2001-07-26 2006-12-05 Denso Corporation Transfer-molded power device and method for manufacturing transfer-molded power device

Also Published As

Publication number Publication date
JPS5662342A (en) 1981-05-28

Similar Documents

Publication Publication Date Title
JP2647194B2 (ja) 半導体用パッケージの封止方法
US4697203A (en) Semiconductor device and manufacturing method therefor
JPS6255301B2 (ja)
US4558346A (en) Highly reliable hermetically sealed package for a semiconductor device
JPS6222456B2 (ja)
JPH04158556A (ja) 樹脂封止型半導体装置
JPH03280453A (ja) 半導体装置及びその製造方法
JPS62174956A (ja) プラスチツク・モ−ルド型半導体装置
JPS5992552A (ja) 半導体装置
JPH0269945A (ja) 半導体装置及びその製造方法
JPH03105950A (ja) 半導体集積回路のパッケージ
JPH01225140A (ja) 半導体装置の製造方法
JPH01191453A (ja) 半導体装置
KR100373891B1 (ko) 반도체장치
JPS59129445A (ja) 半導体装置の製造方法
JPH04107955A (ja) 電子回路素子の封止方法
JPS5932156A (ja) 半導体装置のキヤツプ取付構造
JPS6329555A (ja) 封止電子装置
JPH03108361A (ja) 半導体集積回路装置
JPS634350B2 (ja)
JPS61101054A (ja) 半導体装置およびその製造方法
JPS63122250A (ja) 半導体装置
JP2543661Y2 (ja) マイクロ波トランジスタ
JPS6236287Y2 (ja)
JPS58100436A (ja) 半導体装置の製造方法