JPH03114247A - パッケージ型半導体装置 - Google Patents

パッケージ型半導体装置

Info

Publication number
JPH03114247A
JPH03114247A JP1252802A JP25280289A JPH03114247A JP H03114247 A JPH03114247 A JP H03114247A JP 1252802 A JP1252802 A JP 1252802A JP 25280289 A JP25280289 A JP 25280289A JP H03114247 A JPH03114247 A JP H03114247A
Authority
JP
Japan
Prior art keywords
cap
sealing material
semiconductor device
glass sealing
semiconductor pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1252802A
Other languages
English (en)
Inventor
Takayoshi Saito
齋藤　孝義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP1252802A priority Critical patent/JPH03114247A/ja
Publication of JPH03114247A publication Critical patent/JPH03114247A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明はセラミック製キャップを基板上にガラス等によ
り接合して半導体ペレットを封止するパッケージ型半導
体装置に関する。
［従来の技術］ 第４図は従来のパッケージ型半導体装置の一例を示す縦
断面図である。
第４図に示すように、板状のセラミックス製容器４は、
その上面及び側面に外部引出しメタライズ層３が所定の
パターンで形成されている。半導体ペレット６は容器４
上の略中央に外部引出しメタライズ層３を介して搭載さ
れており、金属線７によって外部引出しメタライズ層３
と結線されている。キャップ１ｂは下向きに開放された
セラミックス製の蓋であり、半導体ペレット６を囲むよ
うにして容器４上にガラス封着材２ｂを介して封着され
ている。このように構成される半導体装置はリード５上
に搭載され、外部引出しメタライズ層３とリード５とが
電気的に接続される。
［発明が解決しようとする課題］ しかしながら、上述した従来のパッケージ型半導体装置
は、キャップ１ｂの接合面が平坦且つ容器４の上面と平
行に形成されており、この平坦な接合面に予めガラス封
着材２ｂを融着させた後に、キャップ１ｂを容器４上の
外部引出しメタライズ層３上に圧着して形成されている
。また、ガラス封着材２ｂ′−の使用量はロフトの平均
によりガラス量の管理をしているため、そのバラツキが
多い。
従って、キャップ１ｂの封着面に融着させるガラス量が
多い場合には、圧着によってガラス封着材２ｂがキャッ
プ１ｂの内側に流入してしまう。このため、キャップ内
側に流入したガラス封着材２ｂがその流れ込み応力又は
熱膨張係数の差により金属線７を断線させてしまうとい
う問題点がある。
また、キャップ内側に流入したガラス封着材２ｂが金ｆ
ｉｌｉ７又は半導体ペレット６と反応し、半導体特性が
変動してしまう虞もある。
本発明はかかる問題点に鑑みてなされたものであって、
パッケージ内へのガラス封着材の流入を防止することが
できるパッケージ型半導体装置を提供することを目的と
する。
［課題を解決するための手段］ 本発明に係るパッケージ型半導体装置は、基板上に装着
された半導体ペレットと、前記半導体ペレットを囲み前
記基板上に接合材を介して接合されたセラミック製キャ
ップとを有するパッケージ型半導体装置において、前記
キャップの接合面はそのキャップ内側の縁部がキャップ
外側の縁部よりも前記基板に向けて突出していることを
特徴とする。
［作用コ 本発明においては、半導体ペレットを封止するためのセ
ラミック製キャップの接合面が、そのキャップ内側の縁
部を外側の縁部より基板に向けて突出させて形成されて
いる。このため、その接合面に多量のガラス封着材を融
着させてセラミックス製キャップを基板上に圧着しても
、余分なガラス封着材はキャップの外側に流出するので
、キャップ内側へのガラス封着材の流入を防止すること
ができる。従って、ガラス封着材によってパッケージ型
半導体装置の金属線が断線したり、半導体特性が変動し
たりすることを防止できる。
［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。
第１図は本発明の第１の実施例に係るパッケージ型半導
体装置を示す断面図である。第１図において、第４図と
同一物には同一符号を付してその部分の詳細な説明を省
略する。
セラミック製キャップ１は容器４の略中央に配置された
半導体ペレット６を取り囲むように下端が開口した蓋状
をなし、容器４上の外部引出しメタライズ層３上にガラ
ス封着材２を介して接合されている。これにより、半導
体ペレット８はキャップ１により封止される。このキャ
ップ１は、その接合面が第１図に示すようにキャップ内
側の縁部を外側の縁部より下側にして内側から外側に向
けて傾斜して形成されている。従って、ガラス封着材２
はキャップ１と外部引出しメタライズ層３との間にくさ
び形に成形されて両者を接合している。
第２図（ａ）及び（ｂ）はこの第１の実施例に係るパッ
ケージ型半導体装置におけるキャップ１の接合工程を説
明するための封着部の断面図である。なお、第２図（ａ
）及び（ｂ）においては、夫々図の右側がキャップ１の
内側である。
先ず、第２図（ａ）に示すように、キャップ１の傾斜し
た接合面に適量のガラス封着材２を融着させておく。次
いで、第２図（ｂ）に示すように、キャップ１を容器４
上の外部引出しメタライズ層３上に圧着する。
これにより、余分なガラス封着材２は、キャップ１の接
合面の内縁が外縁より下側に形成されているので、優先
的にキャップ１の外側に流出する。
従って、キャップ１の内側にガラス封着材２が流入する
ことを防止できる。
第３図（ａ）及び（ｂ）は本発明の第２の実施例に係る
パッケージ型半導体装置におけるキャップ１の接合工程
を説明するための封着部の断面図である。
第３図（ａ）に示すように、キャップ１ａの接合面はキ
ャップ内側の部分がキャップ外側の部分より下側になる
ように階段吠に形成されている。
そして、先ず接合面の外縁側の段差部にのみガラス封着
材２ａをこの段差よりも厚く融着させる。
次いで、第３図（ｂ）に示すように、キャップ１ａを容
器４上の外部引出しメタライズ層３上に圧着する。そう
すると、ガラス封着材２ａが内縁側の封着部に僅かに流
れ込み、この流れ込んだガラス封着材２ａが接合面の内
縁側の接合に使用される。このようにして、本実施例に
おいても、キャップｌａ内へのガラス封着材２ａの流入
を防止することができる。
［発明の効果コ 以上説明したように本発明によれば、パッケージ型半導
体装置のセラミック製キャップの接合面が、そのキャッ
プ内縁側がキャップ外縁側より基板に向けて突出するよ
うに形成されている。このため、この封着面にガラス封
着材を融着させた後にキャップを所定の基板上に圧着す
れば、余分なガラス封着材はキャップの外側に流出する
ので、キャップ内へのガラス封着材の流入を防止するこ
とができる。従って、ガラス封着材によってパッケージ
型半導体装置の金属線が断線したり、半導体特性が劣化
することを防止できる。
【図面の簡単な説明】
第１図は本発明の第１の実施例に係るパッケージ型半導
体装置を示す断面図、第２図（ａ）及び（ｂ）はその封
着部の接合工程を示す断面図、第３図（ａ）及び（ｂ）
は本発明の第２の実施例に係るパッケージ型半導体装置
の封着部の接合工程を示す断面図、第４図は従来のパッ
ケージ型半導体装置の一例を示す縦断面図である。 Ｌ　　１ａ＋　　ｌｂ；キャップ、２＋　　２ａ＋　　
２ｂ；ガラス封着材、３；外部引出しメタライズ層、４
；容器、５；リード、６；半導体ペレット、７；金属線

Claims (1)

    【特許請求の範囲】
  1. （１）基板上に装着された半導体ペレットと、前記半導
    体ペレットを囲み前記基板上に接合材を介して接合され
    たセラミック製キャップとを有するパッケージ型半導体
    装置において、前記キャップの接合面はそのキャップ内
    側の縁部がキャップ外側の縁部よりも前記基板に向けて
    突出していることを特徴とするパッケージ型半導体装置
    。
JP1252802A 1989-09-28 1989-09-28 パッケージ型半導体装置 Pending JPH03114247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1252802A JPH03114247A (ja) 1989-09-28 1989-09-28 パッケージ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1252802A JPH03114247A (ja) 1989-09-28 1989-09-28 パッケージ型半導体装置

Publications (1)

Publication Number Publication Date
JPH03114247A true JPH03114247A (ja) 1991-05-15

Family

ID=17242434

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1252802A Pending JPH03114247A (ja) 1989-09-28 1989-09-28 パッケージ型半導体装置

Country Status (1)

Country Link
JP (1) JPH03114247A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226493A (ja) * 1992-01-08 1993-09-03 Nec Corp ガラス封止型集積回路
JP2007281233A (ja) * 2006-04-07 2007-10-25 Denso Corp 半導体センサ装置およびその製造方法
JP2011114192A (ja) * 2009-11-27 2011-06-09 Shinko Electric Ind Co Ltd 半導体装置
JP4704675B2 (ja) * 2003-11-28 2011-06-15 株式会社日立製作所 Ｘ線撮像装置及び撮像方法
JP2014225837A (ja) * 2013-05-17 2014-12-04 京セラクリスタルデバイス株式会社 水晶デバイス

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226493A (ja) * 1992-01-08 1993-09-03 Nec Corp ガラス封止型集積回路
JP4704675B2 (ja) * 2003-11-28 2011-06-15 株式会社日立製作所 Ｘ線撮像装置及び撮像方法
JP2007281233A (ja) * 2006-04-07 2007-10-25 Denso Corp 半導体センサ装置およびその製造方法
JP2011114192A (ja) * 2009-11-27 2011-06-09 Shinko Electric Ind Co Ltd 半導体装置
US8592959B2 (en) 2009-11-27 2013-11-26 Shinko Electric Industries Co., Ltd. Semiconductor device mounted on a wiring board having a cap
JP2014225837A (ja) * 2013-05-17 2014-12-04 京セラクリスタルデバイス株式会社 水晶デバイス

Similar Documents

Publication Publication Date Title
EP0090566B1 (en) Semiconductor device package
CN109713092A (zh) Uv led的封装结构及uv led的封装方法
JPH03114247A (ja) パッケージ型半導体装置
JPS5910229A (ja) 半導体装置およびその製造方法
JPH0228351A (ja) 半導体装置
JPH03105950A (ja) 半導体集積回路のパッケージ
JPS5992552A (ja) 半導体装置
JPH0348446A (ja) 半導体装置
JPH01239958A (ja) 気密封止型半導体素子
JP2522165B2 (ja) 半導体装置
JP2543661Y2 (ja) マイクロ波トランジスタ
JPS6221250A (ja) 樹脂封止半導体装置とその製造方法
JPH02109410A (ja) 樹脂封止型半導体装置
JP4123596B2 (ja) 半導体圧力センサ
JPS5932156A (ja) 半導体装置のキヤツプ取付構造
JPH06163729A (ja) 半導体装置のシール構造
JPH04365356A (ja) パッケージ型半導体装置
JPS6053060A (ja) 半導体装置およびその製造方法
JPS6221254A (ja) 電子装置
JPS60194547A (ja) 半導体装置
JPS6242440A (ja) 二重樹脂封止型パツケ−ジ及びその製造方法
JPS61156842A (ja) 半導体装置の製造方法
JPH03148156A (ja) 半導体装置用セラミックキャップ
JPH05218271A (ja) Ｉｃパッケージ
JPH0228349A (ja) 窒化アルミニウムパッケージおよびその製造方法