JPS6221254A - 電子装置 - Google Patents

電子装置

Info

Publication number
JPS6221254A
JPS6221254A JP60160238A JP16023885A JPS6221254A JP S6221254 A JPS6221254 A JP S6221254A JP 60160238 A JP60160238 A JP 60160238A JP 16023885 A JP16023885 A JP 16023885A JP S6221254 A JPS6221254 A JP S6221254A
Authority
JP
Japan
Prior art keywords
glass
electrode
beveling
base
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60160238A
Other languages
English (en)
Inventor
Takeshi Sudo
武 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Akita Electronics Systems Co Ltd
Original Assignee
Hitachi Ltd
Akita Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Akita Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP60160238A priority Critical patent/JPS6221254A/ja
Publication of JPS6221254A publication Critical patent/JPS6221254A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、電子装置技術、特に、電子装置のパッケージ
における電極部の改良に関し、例えば、リードレス・チ
ップ・キャリア型（以下、ＬＣＣという。）のパッケー
ジを備えている半導体装１（以下、ｒＣという。）に利
用して存効な技術に関する。
〔背景技術〕
ＬＣＣパッケージを備えているＩＣとして、低融点フリ
ットガラスをベースとキャップとの間に介設してこれを
溶融させることによりベースとキャップとを封着し、も
って、キャビティー内を封止するように構成されている
ものがある。
しかし、このようなＬＣＣパッケージにおいては、小型
化の要求からベースのエツジと低融点フリットガラスと
の余裕寸法が小さく設定されているため、溶融したガラ
スが電橋部分に流出し、実装作業が困難になったり、電
気的接続不良が発生するという問題点があることが、本
発明者によって明らかにされた。
なお、ＬＣＣパッケージＩＣ技術を述べである例として
は、株式会社日経マグロウヒル社発行「別冊マイクロデ
バイセズＮ０２」昭和５９年６月１１日発行　Ｐ１３０
〜Ｐ１６８、がある。
〔発明の目的〕
本発明の目的は、封止材の電極部への流出を防止するこ
とができる電子装置技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
〔発明の概要〕
本願において開示される発明のうち代表的なものの櫃要
を簡単に説明すれば、次の通りである。
すなわち、パッケージの小なくとも電極に対応する部分
におけるエツジに面取り部を形成することにより、熔融
した封止材の表面張力を利用して面取り部で流動化した
封止材が電極対応部に流出するのをせき止めるようにし
たものである。この構成により、実装作業を簡単化し、
実装基板への良好な電気的接触が達成できる。
〔実施例〕 第１図は本発明の一実施例であるＩＣを示す斜視図、第
２図は第１図の■部を示す拡大部分斜視図、第３図およ
び第４図は作用を説明するための各拡大部分断面図であ
る。
本実施例において、電子装置としてのＩＣＩはＬＣＣパ
ッケージ（以下、単にパッケージという。
）２を備えており、パンケージ２はセラミ、りを用いて
略四角形パネル形状に焼成されたベース３を備えている
。ベース３の上面中央部にはキャビティー４が大きく開
設されており、キャビティー４の底にはベレット５が固
着されている。キャビティー４の内部には内部電極６が
複数、ベレット５を取り囲むように放射状に配されて形
成されており、各内部電極６はボンディングワイヤ７を
介してベレット５に電気的に接続されている。
一方、ベース３の側面には半円柱形状のビア部８が複数
、略等間隔に配されて中心線をベース３の厚さ方向に揃
えて没設され、ビア部８の内周面には外部電極９がビア
部の上部からベース３の下面外周縁部にわたるようにそ
れぞれ形成されている。外部電極９には前記内部電極６
がそれぞれ電気的に接続されている。
ビア部８の上縁には面取り部（エツジレリーフ）１０が
一定の幅Ｘおよび深さＹで半円形状に形成されており、
この面取り部ｌＯはベース３がセラミック粉末を用いて
金型によりプレス成形される際に、その金型のキャビテ
ィー形状に面取り形状を盛り込んでおくことにより成形
される。面取り部１０の段差量（深さＹ）は０．１〜０
．２ｍｍ程度が望ましく、その上縁部１０ａの断面形状
は尖鋭であることが望ましい。
このように構成されたベース３上には、セラミックを用
いてベース３に対して余裕寸法りだけ小さい略四角形パ
ネル形状に焼成されたキャップ１１が、封止材としての
低融点フリットガラスを溶融されてなる封止部１２によ
り封着されており、このキャップ１１によりベース３の
キャビティー４内は気密封止されている。
次に作用を説明する。
キャンプ１１がベース３に低融点フリットガラスを用い
て封着される際、低融点フリットガラスは封止部等を用
いた加熱により熔融して半流動化する。
このとき、ＬＣＣパッケージの本質である小型化の要求
からベース３とキャップ１１との余裕寸法りが小さく抑
えられており、他方、ガラス量は気密性、強度の信頼性
を規定することから所定量以上必要であるため、流動化
したガラスはベース３の外縁方向に流出することがある
。
そして、第３図に示されているように、ビア部８に面取
り部が形成されていない場合、ベース３の外縁方向に流
出したガラス１３がビア部内に流れ込んでしまうことが
ある。このようにガラスがビア部に流れ込むと、テステ
ィング、基板実装時において、ビア部への端子（図示せ
ず）の挿入が困難になったり、外部電極９と端子との電
気的接続不良が発生したりする危険性がある。
このため、ガラスがビア部に流れ込んだ製品については
パッケージの外観選別工程において不良品として選別す
る必要が発生し、歩留り低下の凍因となるという問題点
があることが、本発明者によって明らかにされた。
しかし、本実施例においてはビア部の上縁部に面取り部
が形成されているため、溶融したガラスがビア部内へ流
れ込んでしまう現象は防止される。
すなわち、第４図に示されているように、ビア部８上縁
の面取り部１（Ｈこ流れて来た溶融ガラス１３はそれ自
体の表面張力により面取り部１０の上縁尖鋭部１０ａに
引って丸まるようになってせき止められる。万一、面取
り部ｌＯの上縁尖鋭部１０ａを溶融ガラス１３が乗り越
えてしまったとしても、溶融ガラス１３は面取り部１０
の内部空間に留まる。このようにして溶融ガラス１３が
ビア部８内へ流れ込むことは防止される。
〔効果〕
（１）バフケージの小なくとも電極に対応する部分のエ
ツジに面取り部を形成することにより、溶融した封止材
を面取り部でせき止めることができるため、封止材が電
極に対応する部分に流出するのを防止することができる
。
（２）封止材が電極に対応する部分に流れるのを防止す
ることにより、流れた封止材による電極への端子の挿入
妨害や電気的接続不良等の発生を防止することができる
ため、製品歩留りを高めることができる。
（３）面取り部をパッケージと同時成形することにより
、生産性の低下を招くことなく、品質を高めることがで
きる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、面取り部はパッケージの電極対応部に設けるに
限らず、パッケージのエツジ全体にわたって設けてもよ
いし、半円形状に形成するに限られない。
パッケージはセラミックを用いて成形されたペースとキ
ャップとにより形成するに躍らず、エポキシ樹脂基板で
形成されたベースに封止枠を載せて封止材をポツティン
グして形成するものであってもよい。
封止材は低融点フリットガラスに限らず、金と錫との合
金材、はんだ材またはエポキシ樹脂等であってもよい。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＬＣＣパッケージＩ
Ｃに通用した場合について説明したが、それに限定され
るものではなく、その他の気密封止型パッケージのｒｃ
等、特に、封止材が電極に流れる可能性のある電子装置
全般に適用することができる。
【図面の簡単な説明】 第１図は本発明の一実施例であるＩＣを示す斜視図、 第２図は第１図の■部を示す拡大部分斜視図、第３およ
び第４図は作用を説明するための各拡大部分断面図であ
る。 １・・・ＩＣ（電子装置）、２・・・パッケージ、３・
・・ベース、４・・・キャビティー、５・・・ペレット
、６・・・内部電極、７・・・ボンディングワイヤ、８
・・・ビア部、９・・・外部電極、１０・・・面取り部
、１０ａ・・、上縁尖鋭部、１１・・・キャップ、１２
・・・封止部、１３・・・熔融ガラス（封止材）、Ｌ・
・・溶融寸法。 ＼　　　〉ζ Ｎ　　　　　　　　　　　　＼

Claims (1)

  1. 【特許請求の範囲】 １、パッケージの少なくとも電極に対応する部分のエッ
    ジに面取り部が形成されていることを特徴とする電子装
    置。 ２、パッケージがリードレス・チップ・キャリア型のパ
    ッケージであり、面取り部が電極に対応する部分のエッ
    ジにおいて半円形状に形成されていることを特徴とする
    特許請求の範囲第１項記載の電子装置。 ３、面取り部が、パッケージの成形時に同時的に形成さ
    れていることを特徴とする特許請求の範囲第１項記載の
    電子装置。
JP60160238A 1985-07-22 1985-07-22 電子装置 Pending JPS6221254A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60160238A JPS6221254A (ja) 1985-07-22 1985-07-22 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60160238A JPS6221254A (ja) 1985-07-22 1985-07-22 電子装置

Publications (1)

Publication Number Publication Date
JPS6221254A true JPS6221254A (ja) 1987-01-29

Family

ID=15710688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60160238A Pending JPS6221254A (ja) 1985-07-22 1985-07-22 電子装置

Country Status (1)

Country Link
JP (1) JPS6221254A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0602662A1 (en) * 1992-12-18 1994-06-22 Mitsubishi Denki Kabushiki Kaisha Hollow plastic molded package for semiconductor device and process for manufacturing same
JP2001024079A (ja) * 1999-07-05 2001-01-26 Seiko Epson Corp 電子部品の封止構造

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0602662A1 (en) * 1992-12-18 1994-06-22 Mitsubishi Denki Kabushiki Kaisha Hollow plastic molded package for semiconductor device and process for manufacturing same
US5977628A (en) * 1992-12-18 1999-11-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor device mounted in resin sealed container
JP2001024079A (ja) * 1999-07-05 2001-01-26 Seiko Epson Corp 電子部品の封止構造

Similar Documents

Publication Publication Date Title
US4079511A (en) Method for packaging hermetically sealed integrated circuit chips on lead frames
US3591839A (en) Micro-electronic circuit with novel hermetic sealing structure and method of manufacture
JP2972096B2 (ja) 樹脂封止型半導体装置
US6078099A (en) Lead frame structure for preventing the warping of semiconductor package body
JPH1065042A (ja) 半導体装置
US5606204A (en) Resin-sealed semiconductor device
JP3940298B2 (ja) 半導体装置及びその半導体装置の製造方法
JPS6221254A (ja) 電子装置
JP2000114295A (ja) 半導体装置の製造方法
KR20000006433A (ko) 비지에이형반도체장치의제조방법,비지에이형반도체장치용티에이비테이프,및비지에이형반도체장치
JPS58143541A (ja) 半導体装置
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
KR100214857B1 (ko) 멀티 칩 패키지
JPH0794674A (ja) 半導体装置およびその製造方法
JPS638129Y2 (ja)
JPH01238129A (ja) 樹脂封止型半導体装置
JP2753363B2 (ja) 半導体装置
JPH02137236A (ja) 樹脂封止型半導体装置の組立方法
JPS62195152A (ja) 電子装置
JPS63177430A (ja) 半導体装置の樹脂封止方法
JPH0738045A (ja) 半導体集積回路装置
JPS6053061A (ja) 半導体装置
JPH05259208A (ja) 半導体装置及びその製造方法
JPS62213144A (ja) 集積回路装置
JPS62281436A (ja) 電子装置