JP2522640B2 - リ―ドフレ―ムおよびリ―ドフレ―ム完成体 - Google Patents
リ―ドフレ―ムおよびリ―ドフレ―ム完成体Info
- Publication number
- JP2522640B2 JP2522640B2 JP6057839A JP5783994A JP2522640B2 JP 2522640 B2 JP2522640 B2 JP 2522640B2 JP 6057839 A JP6057839 A JP 6057839A JP 5783994 A JP5783994 A JP 5783994A JP 2522640 B2 JP2522640 B2 JP 2522640B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- lead
- semiconductor element
- frame portion
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
- H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はリードフレームおよびリ
ードフレーム完成体に関するもので、高集積度の半導体
装置に好適なものである。
ードフレーム完成体に関するもので、高集積度の半導体
装置に好適なものである。
【０００２】
【従来の技術】従来の半導体装置は図２７（ａ）の透視
平面図および図２７（ｂ）の素子断面図に示すように、
半導体素子１がリードフレームのダイパッド２上に固着
され、ダイパッド２の周囲に放射状に配設されたリード
３と半導体素子１上の電極４とが金属ワイヤ５によって
接続され、リードの外側部分を除いて全体が樹脂６によ
り封止された構造となっている。
平面図および図２７（ｂ）の素子断面図に示すように、
半導体素子１がリードフレームのダイパッド２上に固着
され、ダイパッド２の周囲に放射状に配設されたリード
３と半導体素子１上の電極４とが金属ワイヤ５によって
接続され、リードの外側部分を除いて全体が樹脂６によ
り封止された構造となっている。
【０００３】近年、半導体素子の集積度向上の強い要求
に伴って半導体素子の寸法は大型化する一方で、樹脂封
止後の外囲器の外形寸法は実装上の要求から現状維持あ
るいはより小型化が要求されている。
に伴って半導体素子の寸法は大型化する一方で、樹脂封
止後の外囲器の外形寸法は実装上の要求から現状維持あ
るいはより小型化が要求されている。
【０００４】ところで、樹脂封止後に樹脂より突出した
リード（外部リード）は続く曲げ工程で所定形状に切断
および曲げが行われるが、このためには樹脂内に存在す
るリード（内部リード）の長さＬは曲げ工程で加えられ
る力に耐え得るだける十分な長さＬcritが必要である。
したがって外囲器の外形寸法をＭ×Ｎ （Ｍ＞Ｎ）、素
子の一辺の長さをＣとして、図２７を参照すると、従来
の構造では Ｃ＜Ｎ−（２Ｌcrit＋α） の関係を満足するようにＣを定めなければならない。こ
こでαはダイパッド端辺とリード間の距離その他の条件
から必要とされる余裕寸法である。また、内部リード長
が短い場合には内部リードを伝わって水分が半導体素子
に到達しやすくなって耐湿信頼性が劣化するため、上記
Ｌcritまで短くすることはできない。このため、Ｌcrit
の値は比較的大きなものとなり、搭載可能な半導体素子
の大きさは外囲器よりもかなり小さくなる。
リード（外部リード）は続く曲げ工程で所定形状に切断
および曲げが行われるが、このためには樹脂内に存在す
るリード（内部リード）の長さＬは曲げ工程で加えられ
る力に耐え得るだける十分な長さＬcritが必要である。
したがって外囲器の外形寸法をＭ×Ｎ （Ｍ＞Ｎ）、素
子の一辺の長さをＣとして、図２７を参照すると、従来
の構造では Ｃ＜Ｎ−（２Ｌcrit＋α） の関係を満足するようにＣを定めなければならない。こ
こでαはダイパッド端辺とリード間の距離その他の条件
から必要とされる余裕寸法である。また、内部リード長
が短い場合には内部リードを伝わって水分が半導体素子
に到達しやすくなって耐湿信頼性が劣化するため、上記
Ｌcritまで短くすることはできない。このため、Ｌcrit
の値は比較的大きなものとなり、搭載可能な半導体素子
の大きさは外囲器よりもかなり小さくなる。
【０００５】このような問題を解決する手法の一つとし
て特開昭６２−１５４７６４号公報に示されたものがあ
る。ここに示された半導体装置では半導体素子の短辺に
電極を集中させ、大形の半導体素子の搭載を可能にして
いるが、リードを半導体素子の周囲に配置する構造に変
化はなく、外囲器端部からボンディングワイヤとリード
との接合部までの距離を十分にとることができないの
で、半導体装置の信頼性が十分でない。
て特開昭６２−１５４７６４号公報に示されたものがあ
る。ここに示された半導体装置では半導体素子の短辺に
電極を集中させ、大形の半導体素子の搭載を可能にして
いるが、リードを半導体素子の周囲に配置する構造に変
化はなく、外囲器端部からボンディングワイヤとリード
との接合部までの距離を十分にとることができないの
で、半導体装置の信頼性が十分でない。
【０００６】また、「“隠し玉”，３００ミルに大チッ
プを入れるリードフレーム」，日経マイクロデバイス１
９８８年５月号第５４頁〜第５７頁に開示された、半導
体素子の上面あるいは下面にリードを配置した構造が提
案されている。ここに示された構造では図２８および図
２９に示されたように半導体素子の一辺に電極が集中し
ているので、リードの長さが一定でなく信頼性は依然と
して十分でない。特に、ハッチングを施した最端部のリ
ードではこの問題が顕著である。また、電極を半導体素
子の短辺に集中して配置しているため、図２９に示すよ
うに設計変更でリード７を追加するような場合には全部
の内部リードの配置を変えない限り収まらないことがあ
り、設計の自由度に欠ける。
プを入れるリードフレーム」，日経マイクロデバイス１
９８８年５月号第５４頁〜第５７頁に開示された、半導
体素子の上面あるいは下面にリードを配置した構造が提
案されている。ここに示された構造では図２８および図
２９に示されたように半導体素子の一辺に電極が集中し
ているので、リードの長さが一定でなく信頼性は依然と
して十分でない。特に、ハッチングを施した最端部のリ
ードではこの問題が顕著である。また、電極を半導体素
子の短辺に集中して配置しているため、図２９に示すよ
うに設計変更でリード７を追加するような場合には全部
の内部リードの配置を変えない限り収まらないことがあ
り、設計の自由度に欠ける。
【０００７】
【発明が解決しようとする課題】以上のように、従来の
半導体装置においては全体の大きさを増大させずに大型
の半導体素子を高い信頼性をもって実装することは困難
であった。
半導体装置においては全体の大きさを増大させずに大型
の半導体素子を高い信頼性をもって実装することは困難
であった。
【０００８】そこで、本発明は十分な耐湿信頼性を有す
るとともに小型で高集積度であり、かつ設計の自由度の
大きい半導体装置を製造するために使用されるリードフ
レームおよびリードフレーム完成体を提供することを目
的とする。
るとともに小型で高集積度であり、かつ設計の自由度の
大きい半導体装置を製造するために使用されるリードフ
レームおよびリードフレーム完成体を提供することを目
的とする。
【０００９】
【課題を解決するための手段】本発明にかかるリードフ
レームによれば、第一の枠部と、この第一の枠部にタイ
バー部を介して連結された、半導体素子を搭載するため
のデプレスされたダイパッド部を前記第一の枠部内に備
えた第一の枠体と、前記第一の枠部と内法寸法の少なく
とも一部が同じである第二の枠部とこの第二の枠部から
その内方へ延び、かつ前記ダイパッド部に搭載される半
導体素子の表面の電極と重なることなくその内部にまで
達する長さを有する内部リードとを備えた第二の枠体と
を有し、前記第一の枠部と第二の枠部とが複数箇所で接
合され一体化されたことを特徴とする。
レームによれば、第一の枠部と、この第一の枠部にタイ
バー部を介して連結された、半導体素子を搭載するため
のデプレスされたダイパッド部を前記第一の枠部内に備
えた第一の枠体と、前記第一の枠部と内法寸法の少なく
とも一部が同じである第二の枠部とこの第二の枠部から
その内方へ延び、かつ前記ダイパッド部に搭載される半
導体素子の表面の電極と重なることなくその内部にまで
達する長さを有する内部リードとを備えた第二の枠体と
を有し、前記第一の枠部と第二の枠部とが複数箇所で接
合され一体化されたことを特徴とする。
【００１０】各内部リード先端部下面に絶縁性の緩衝部
材が設けられ、この緩衝部材が各内部リード先端部を連
結するように形成されていると良い。
材が設けられ、この緩衝部材が各内部リード先端部を連
結するように形成されていると良い。
【００１１】第一の枠部および第二の枠部の互いに対向
する接合箇所表面に枠体材料よりも融点の低い金属層が
形成され、第一の枠体と第二の枠体が銅を主体とする材
料で融点の低い金属が錫であることが好ましく、融点の
低い金属層が部分メッキで形成されることが好ましい。
する接合箇所表面に枠体材料よりも融点の低い金属層が
形成され、第一の枠体と第二の枠体が銅を主体とする材
料で融点の低い金属が錫であることが好ましく、融点の
低い金属層が部分メッキで形成されることが好ましい。
【００１２】第一の枠部におけるタイバー部との連結部
が第一の枠部の内部側に切り欠かれて前記タイバー部の
実質長さが増加させることができる。
が第一の枠部の内部側に切り欠かれて前記タイバー部の
実質長さが増加させることができる。
【００１３】第一の枠部と第二の枠部との接合箇所が、
互いに重なり合う面積が減少するようにそれぞれ向きの
異なる細幅部材として形成されると良い。
互いに重なり合う面積が減少するようにそれぞれ向きの
異なる細幅部材として形成されると良い。
【００１４】第一の枠部または第二の枠部のうちの一方
の内法寸法が、樹脂封止用金型の押さえ部が挿入できる
ように他方の枠部の内法寸法よりも大きく形成されるこ
とも可能である。
の内法寸法が、樹脂封止用金型の押さえ部が挿入できる
ように他方の枠部の内法寸法よりも大きく形成されるこ
とも可能である。
【００１５】各内部リードが半導体素子の電極間を通過
し、かつ前記電極から引出されたワイヤが前記内部リー
ド上を避けて通過するように先端部が湾曲された、また
各内部リードの最先端部のボンディングパッド部がほぼ
円形形状をなすことが好ましい。
し、かつ前記電極から引出されたワイヤが前記内部リー
ド上を避けて通過するように先端部が湾曲された、また
各内部リードの最先端部のボンディングパッド部がほぼ
円形形状をなすことが好ましい。
【００１６】また、本発明にかかるリードフレームは第
一の枠部と、この第一の枠部にタイバー部を介して連結
された、半導体素子を搭載するためのデプレスされたダ
イパッド部を前記第一の枠部内に備えた第一の枠体と、
前記第一の枠部に接合される第二の枠部とこの第二の枠
部からその内方へ延び、かつ前記ダイパッド部に搭載さ
れる半導体素子の表面の電極と重なることなくその内部
にまで達する長さを有する内部リードとを備えた第二の
枠体とを有し、各内部リード先端部下面に絶縁性の緩衝
部材が設けられたことを特徴とする。
一の枠部と、この第一の枠部にタイバー部を介して連結
された、半導体素子を搭載するためのデプレスされたダ
イパッド部を前記第一の枠部内に備えた第一の枠体と、
前記第一の枠部に接合される第二の枠部とこの第二の枠
部からその内方へ延び、かつ前記ダイパッド部に搭載さ
れる半導体素子の表面の電極と重なることなくその内部
にまで達する長さを有する内部リードとを備えた第二の
枠体とを有し、各内部リード先端部下面に絶縁性の緩衝
部材が設けられたことを特徴とする。
【００１７】本発明にかかるリードフレームは、第一の
枠部と、この第一の枠部にタイバー部を介して連結され
た、半導体素子を搭載するためのデプレスされたダイパ
ッド部を前記第一の枠部内に備えた第一の枠体と、前記
第一の枠部に複数箇所で接合された第二の枠部とこの第
二の枠部からその内方へ延び、かつ前記ダイパッド部に
搭載される半導体素子の表面の電極と重なることなくそ
の内部にまで達する長さを有する内部リードとを備えた
第二の枠体とを有し、第一の枠部におけるタイバー部と
の連結部が第一の枠部の内部側に切り欠かれて前記タイ
バー部の実質長さが増加されたことを特徴とする。
枠部と、この第一の枠部にタイバー部を介して連結され
た、半導体素子を搭載するためのデプレスされたダイパ
ッド部を前記第一の枠部内に備えた第一の枠体と、前記
第一の枠部に複数箇所で接合された第二の枠部とこの第
二の枠部からその内方へ延び、かつ前記ダイパッド部に
搭載される半導体素子の表面の電極と重なることなくそ
の内部にまで達する長さを有する内部リードとを備えた
第二の枠体とを有し、第一の枠部におけるタイバー部と
の連結部が第一の枠部の内部側に切り欠かれて前記タイ
バー部の実質長さが増加されたことを特徴とする。
【００１８】本発明にかかるリードフレームは、第一の
枠部と、この第一の枠部にタイバー部を介して連結され
た、半導体素子を搭載するためのデプレスされたダイパ
ッド部を前記第一の枠部内に備えた第一の枠体と、前記
第一の枠部に複数箇所で接合された第二の枠部とこの第
二の枠部からその内方へ延び、かつ前記ダイパッド部に
搭載される半導体素子の表面の電極と重なることなくそ
の内部にまで達する長さを有する内部リードとを備えた
第二の枠体とを有し、第一の枠部と第二の枠部との接合
箇所が、互いに重なり合う面積が減少するようにそれぞ
れ向きの異なる細幅部材として形成されたことを特徴と
する。
枠部と、この第一の枠部にタイバー部を介して連結され
た、半導体素子を搭載するためのデプレスされたダイパ
ッド部を前記第一の枠部内に備えた第一の枠体と、前記
第一の枠部に複数箇所で接合された第二の枠部とこの第
二の枠部からその内方へ延び、かつ前記ダイパッド部に
搭載される半導体素子の表面の電極と重なることなくそ
の内部にまで達する長さを有する内部リードとを備えた
第二の枠体とを有し、第一の枠部と第二の枠部との接合
箇所が、互いに重なり合う面積が減少するようにそれぞ
れ向きの異なる細幅部材として形成されたことを特徴と
する。
【００１９】本発明にかかるリードフレームは、第一の
枠部と、この第一の枠部にタイバー部を介して連結され
た、半導体素子を搭載するためのデプレスされたダイパ
ッド部を前記第一の枠部内に備えた第一の枠体と、前記
第一の枠部に複数箇所で接合された第二の枠部とこの第
二の枠部からその内方へ延び、かつ前記ダイパッド部に
搭載される半導体素子の表面の電極と重なることなくそ
の内部にまで達する長さを有する内部リードとを備えた
第二の枠体とを有し、第一の枠部または第二の枠部のう
ちの一方の内法寸法が、樹脂封止用金型の押さえ部が挿
入できるように他方の枠部の内法寸法よりも大きく形成
されたことを特徴とする。
枠部と、この第一の枠部にタイバー部を介して連結され
た、半導体素子を搭載するためのデプレスされたダイパ
ッド部を前記第一の枠部内に備えた第一の枠体と、前記
第一の枠部に複数箇所で接合された第二の枠部とこの第
二の枠部からその内方へ延び、かつ前記ダイパッド部に
搭載される半導体素子の表面の電極と重なることなくそ
の内部にまで達する長さを有する内部リードとを備えた
第二の枠体とを有し、第一の枠部または第二の枠部のう
ちの一方の内法寸法が、樹脂封止用金型の押さえ部が挿
入できるように他方の枠部の内法寸法よりも大きく形成
されたことを特徴とする。
【００２０】本発明にかかるリードフレーム完成体は、
第一の枠部と、この第一の枠部にタイバー部を介して連
結されたデプレスされたダイパッド部を前記第一の枠部
内に備えた第一の枠体と、前記ダイパッド部に搭載さ
れ、その表面に電極を有する半導体チップと、前記第一
の枠部に複数箇所で接合された第二の枠部とこの第二の
枠部からその内方へ延び、かつ前記ダイパッド部に搭載
される半導体素子の表面の電極と重なることなくその内
部にまで達する長さを有する内部リードとを備えた第二
の枠体と、前記内部リードの内端部と前記半導体チップ
の電極とを接続するボンディングワイヤとを備えたこと
を特徴とする。
第一の枠部と、この第一の枠部にタイバー部を介して連
結されたデプレスされたダイパッド部を前記第一の枠部
内に備えた第一の枠体と、前記ダイパッド部に搭載さ
れ、その表面に電極を有する半導体チップと、前記第一
の枠部に複数箇所で接合された第二の枠部とこの第二の
枠部からその内方へ延び、かつ前記ダイパッド部に搭載
される半導体素子の表面の電極と重なることなくその内
部にまで達する長さを有する内部リードとを備えた第二
の枠体と、前記内部リードの内端部と前記半導体チップ
の電極とを接続するボンディングワイヤとを備えたこと
を特徴とする。
【００２１】
【作用】本発明にかかるリードフレームはダイパッドを
含む枠体とリード部を含む枠体とをそれぞれの枠部にお
いて接合して一体化しているので、製造工程中の変形が
少なく、取り扱いが容易となる。
含む枠体とリード部を含む枠体とをそれぞれの枠部にお
いて接合して一体化しているので、製造工程中の変形が
少なく、取り扱いが容易となる。
【００２２】また、ダイパッドの上に載置された半導体
素子の上面にリードを配置することが可能となるので高
集積度の半導体装置を形成することが可能となる。この
半導体装置では半導体装置の電極と内部リード先端部が
ほぼ同じ長さのワイヤボンディングで接続されるため、
半導体装置の外部から侵入する水分の移動経路長さが十
分大きくなって耐湿信頼性が向上する。
素子の上面にリードを配置することが可能となるので高
集積度の半導体装置を形成することが可能となる。この
半導体装置では半導体装置の電極と内部リード先端部が
ほぼ同じ長さのワイヤボンディングで接続されるため、
半導体装置の外部から侵入する水分の移動経路長さが十
分大きくなって耐湿信頼性が向上する。
【００２３】内部リードの先端部の下面に絶縁性緩衝部
材を設けることにより安定したワイヤボンディングが可
能となる。この緩衝部材を各リードを共通に連結するよ
うにすると作業効率が良い。
材を設けることにより安定したワイヤボンディングが可
能となる。この緩衝部材を各リードを共通に連結するよ
うにすると作業効率が良い。
【００２４】また、２枚のリードフレームの対向する接
合箇所表面に枠体材料よりも融点の低い金属層、例えば
錫が、例えば部分メッキで形成されると接合が安定す
る。この接合箇所で、互いに重なり合う面積が減少され
ると溶接性が向上する。
合箇所表面に枠体材料よりも融点の低い金属層、例えば
錫が、例えば部分メッキで形成されると接合が安定す
る。この接合箇所で、互いに重なり合う面積が減少され
ると溶接性が向上する。
【００２５】第一の枠部におけるタイバー部との連結部
が枠部の内部側で切り欠かれるとタイバー部の実質長さ
が増加され、タイバーの自由度が増加してワイヤボンデ
ィングが安定して行えるようになる。
が枠部の内部側で切り欠かれるとタイバー部の実質長さ
が増加され、タイバーの自由度が増加してワイヤボンデ
ィングが安定して行えるようになる。
【００２６】また、第一の枠部または第二の枠部のうち
の一方の内法寸法が樹脂封止用金型の押さえ部が挿入で
きるように他方の枠部の内法寸法よりも大きく形成され
るとモールド時の樹脂洩れを防止できる。
の一方の内法寸法が樹脂封止用金型の押さえ部が挿入で
きるように他方の枠部の内法寸法よりも大きく形成され
るとモールド時の樹脂洩れを防止できる。
【００２７】さらに、各内部リードが半導体素子の電極
間を通過しかつ前記電極から引出されたワイヤが前記内
部リード上を避けて通過するように先端部が湾曲され、
さらに先端部がほぼ円形形状をなすとワイヤのダメージ
が防止される。また、このような配置ではリードの追加
等の設計変更に対処しやすい。
間を通過しかつ前記電極から引出されたワイヤが前記内
部リード上を避けて通過するように先端部が湾曲され、
さらに先端部がほぼ円形形状をなすとワイヤのダメージ
が防止される。また、このような配置ではリードの追加
等の設計変更に対処しやすい。
【００２８】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。
に説明する。
【００２９】図１（ａ）は本発明にかかるリードフレー
ムおよびリードフレーム完成体を用いて形成された半導
体装置の構成を示す透視平面図、図１（ｂ）はその断面
図である。
ムおよびリードフレーム完成体を用いて形成された半導
体装置の構成を示す透視平面図、図１（ｂ）はその断面
図である。
【００３０】この半導体装置では従来装置と同様にダイ
パッド部（ベッド部）１２上に半導体素子（チップある
いはペレット）１１が搭載されて固着されているが、内
部リード１３は半導体素子１１の上面でその内部に伸
び、内部リード先端部と半導体素子１１の周辺部に設け
られた対応する電極１４とはボンディングワイヤ１５に
よって接続されている。全体は樹脂封止されており、内
部リード１３の下面と半導体素子１１の表面の間にも封
止用樹脂が介在している。
パッド部（ベッド部）１２上に半導体素子（チップある
いはペレット）１１が搭載されて固着されているが、内
部リード１３は半導体素子１１の上面でその内部に伸
び、内部リード先端部と半導体素子１１の周辺部に設け
られた対応する電極１４とはボンディングワイヤ１５に
よって接続されている。全体は樹脂封止されており、内
部リード１３の下面と半導体素子１１の表面の間にも封
止用樹脂が介在している。
【００３１】この実施例において幅Ｎの外囲器の内部に
封入できる半導体素子の幅Ｃは Ｃ＜Ｎ−α´ の関係を満足すればよい。ここでα´は前述したのと同
様に種々の制約から必要とされる余裕寸法であるが、内
部リードが半導体素子の上まで延びたことにより従来よ
りも制約が減少し、Ｎに比べて小さい値となるので、Ｃ
の値にかなり近い値となって素子の大形化が可能であ
る。また、外囲器の端部からリードボンディング箇所Ｘ
点までの距離Ｒ′はＣの値に影響されず Ｒ′＜Ｎ−β ただしβは余裕寸法 の範囲で選択できるため内部リードの長さおよびワイヤ
の長さを十分長く取ることができ、従来問題であった水
分の侵入経路が短いことに伴う耐湿信頼性の低下の問題
は生じない。
封入できる半導体素子の幅Ｃは Ｃ＜Ｎ−α´ の関係を満足すればよい。ここでα´は前述したのと同
様に種々の制約から必要とされる余裕寸法であるが、内
部リードが半導体素子の上まで延びたことにより従来よ
りも制約が減少し、Ｎに比べて小さい値となるので、Ｃ
の値にかなり近い値となって素子の大形化が可能であ
る。また、外囲器の端部からリードボンディング箇所Ｘ
点までの距離Ｒ′はＣの値に影響されず Ｒ′＜Ｎ−β ただしβは余裕寸法 の範囲で選択できるため内部リードの長さおよびワイヤ
の長さを十分長く取ることができ、従来問題であった水
分の侵入経路が短いことに伴う耐湿信頼性の低下の問題
は生じない。
【００３２】図２は本発明にかかるリードフレームおよ
びリードフレーム完成体を用いて形成された半導体装置
の他の例を示す断面図であって、第１図と同じ構成要素
には同じ符号を付けてある。この実施例では内部リード
の下面に絶縁性材料、例えばポリイミドなどの絶縁テー
プ１７を貼付けた構成となっている。この構成では絶縁
テープ１７の厚さを適当に選ぶことにより半導体素子１
１の表面から内部リードが浮き上がらないようにできる
ため、内部リードへのワイヤボンディング（セカンドボ
ンディング）を安定に行うことができる他、半導体素子
への衝撃が減少して半導体素子１１の表面に形成されて
いるパッシベーションのクラックなどを防止することが
できる。
びリードフレーム完成体を用いて形成された半導体装置
の他の例を示す断面図であって、第１図と同じ構成要素
には同じ符号を付けてある。この実施例では内部リード
の下面に絶縁性材料、例えばポリイミドなどの絶縁テー
プ１７を貼付けた構成となっている。この構成では絶縁
テープ１７の厚さを適当に選ぶことにより半導体素子１
１の表面から内部リードが浮き上がらないようにできる
ため、内部リードへのワイヤボンディング（セカンドボ
ンディング）を安定に行うことができる他、半導体素子
への衝撃が減少して半導体素子１１の表面に形成されて
いるパッシベーションのクラックなどを防止することが
できる。
【００３３】また、図３はさらに他の例を示す断面図で
あって、半導体素子の表面に絶縁コーティング層１８を
形成したものである。このコーティング層１８としては
例えばポリイミド、ポリウレタンなどの絶縁性材料が使
用され、ワイヤボンディングの際、半導体素子表面のパ
ッシベーションクラックを効果的に防止することができ
る。
あって、半導体素子の表面に絶縁コーティング層１８を
形成したものである。このコーティング層１８としては
例えばポリイミド、ポリウレタンなどの絶縁性材料が使
用され、ワイヤボンディングの際、半導体素子表面のパ
ッシベーションクラックを効果的に防止することができ
る。
【００３４】図４および図５は本発明のリードフレーム
完成体における内部リード１３の下面への絶縁テープ１
７の取り付けの他の実施例を説明する図であって図４
（ａ）は図４（ｂ）の平面図のＡ−Ａ′断面図であり、
第２図の場合と同様に各内部リード１３の下面にハッチ
ングで示すように絶縁テープ１７が貼り付けられている
が、その貼り付け位置は内部リードの先端部のみであ
る。
完成体における内部リード１３の下面への絶縁テープ１
７の取り付けの他の実施例を説明する図であって図４
（ａ）は図４（ｂ）の平面図のＡ−Ａ′断面図であり、
第２図の場合と同様に各内部リード１３の下面にハッチ
ングで示すように絶縁テープ１７が貼り付けられている
が、その貼り付け位置は内部リードの先端部のみであ
る。
【００３５】同様に図５（ａ）は図５（ｂ）の平面図の
Ｂ−Ｂ′断面図であり、この実施例の場合には絶縁テー
プ１９はダイパッド１２上に位置する全内部リード１３
を共通に支えるように広い面積となっている。この実施
例では各リードが安定に支えられるため、内部リードへ
のワイヤボンディングをきわめて安定に行うことができ
る。
Ｂ−Ｂ′断面図であり、この実施例の場合には絶縁テー
プ１９はダイパッド１２上に位置する全内部リード１３
を共通に支えるように広い面積となっている。この実施
例では各リードが安定に支えられるため、内部リードへ
のワイヤボンディングをきわめて安定に行うことができ
る。
【００３６】次に本発明にかかる半導体装置の製造方法
をその詳細を示す図６〜図１５を参照して説明する。
をその詳細を示す図６〜図１５を参照して説明する。
【００３７】まず、ダイパッド２３のみが枠部２１にタ
イバー２２を介して連結された１層目リードフレーム２
０を準備する。このリードフレームではダイパッドの高
さが低くなるようにタイバー２２が下方に曲げられるい
わゆるデプレス加工が行われ、この結果、ダイパッド２
３の上面は少なくとも搭載すべき半導体素子の厚さ分だ
け枠部３１の上面よりも低下している。また、枠部３１
上面の所定箇所２４には部分錫めっきが選択的に施され
ている。さらに位置合わせ孔２５が少なくとも３カ所設
けられている（図６）。
イバー２２を介して連結された１層目リードフレーム２
０を準備する。このリードフレームではダイパッドの高
さが低くなるようにタイバー２２が下方に曲げられるい
わゆるデプレス加工が行われ、この結果、ダイパッド２
３の上面は少なくとも搭載すべき半導体素子の厚さ分だ
け枠部３１の上面よりも低下している。また、枠部３１
上面の所定箇所２４には部分錫めっきが選択的に施され
ている。さらに位置合わせ孔２５が少なくとも３カ所設
けられている（図６）。
【００３８】次に、このダイパッド２３上に導電性接着
剤（図示せず）を塗布し、半導体素子１１をその上に搭
載後、加熱処理して固着させダイボンディングを行う
（図７）。
剤（図示せず）を塗布し、半導体素子１１をその上に搭
載後、加熱処理して固着させダイボンディングを行う
（図７）。
【００３９】次に、図８に示すようにダイボンディング
が完了した１層目リードフレームに、リード３２のみが
第２の枠体３１に連結された第２のリードフレーム３０
をその位置合わせ孔３３を前述した位置合わせ孔２５と
一致させて重ね合わせ、部分錫（Ｓｎ）メッキ１層目リ
ードフレームの錫メッキ２４と２層目リードフレームの
錫メッキ３４が施されている所定の溶接箇所をスポット
（抵抗）溶接する。すなわち図１６に示すように２枚の
リードフレームの間に錫メッキ層が挾まれた状態とな
る。この実施例では、図８から明らかなように２層目リ
ードフレーム３０の下面の溶接予定箇所にも１層目と同
様に部分錫メッキ３４が施されている。これは溶接性の
向上を主目的とするものである。すなわち、本発明にか
かるリードフレームとは目的や形状は全く異なるもの
の、フォトカプラ等において２枚の板から構成されるリ
ードフレーム状のものが従来からあり、機械的なカシメ
や単純な抵抗溶接により接合が行われていたが、前者は
リードフレームの変形を避けることができず、本発明の
ように高精度が要求されるリードフレームの形成には不
適である。また、高集積の半導体装置には加工の容易さ
からＤＩＰなどで多用される４２アロイよりもむしろ銅
系材料が用いられるが、この銅系材料のように電気伝導
度の良好なものでは抵抗値が小さいために発熱が少な
く、また発生した熱も逃げやすいために溶接性が劣り、
かつ十分な熱を発生させるように大電流を用いた溶接が
行われることから、電極と素材間に高温が発生して溶接
電極のスティッキングが発生して溶接電極の寿命を縮め
ることが多いという問題があった。
が完了した１層目リードフレームに、リード３２のみが
第２の枠体３１に連結された第２のリードフレーム３０
をその位置合わせ孔３３を前述した位置合わせ孔２５と
一致させて重ね合わせ、部分錫（Ｓｎ）メッキ１層目リ
ードフレームの錫メッキ２４と２層目リードフレームの
錫メッキ３４が施されている所定の溶接箇所をスポット
（抵抗）溶接する。すなわち図１６に示すように２枚の
リードフレームの間に錫メッキ層が挾まれた状態とな
る。この実施例では、図８から明らかなように２層目リ
ードフレーム３０の下面の溶接予定箇所にも１層目と同
様に部分錫メッキ３４が施されている。これは溶接性の
向上を主目的とするものである。すなわち、本発明にか
かるリードフレームとは目的や形状は全く異なるもの
の、フォトカプラ等において２枚の板から構成されるリ
ードフレーム状のものが従来からあり、機械的なカシメ
や単純な抵抗溶接により接合が行われていたが、前者は
リードフレームの変形を避けることができず、本発明の
ように高精度が要求されるリードフレームの形成には不
適である。また、高集積の半導体装置には加工の容易さ
からＤＩＰなどで多用される４２アロイよりもむしろ銅
系材料が用いられるが、この銅系材料のように電気伝導
度の良好なものでは抵抗値が小さいために発熱が少な
く、また発生した熱も逃げやすいために溶接性が劣り、
かつ十分な熱を発生させるように大電流を用いた溶接が
行われることから、電極と素材間に高温が発生して溶接
電極のスティッキングが発生して溶接電極の寿命を縮め
ることが多いという問題があった。
【００４０】これに対して錫は低融点であるため、これ
を溶接箇所に挾むことにより、あまり高温を要すること
なく接合が可能となり、溶接条件を緩和しても安定した
溶接状態を得ることができる。
を溶接箇所に挾むことにより、あまり高温を要すること
なく接合が可能となり、溶接条件を緩和しても安定した
溶接状態を得ることができる。
【００４１】このような錫めっき層を形成する箇所は重
ね合わされる２枚のリードフレームの枠の対向面に、各
辺の少なくとも１か所に例えば直径３〜５ｍｍの大きさ
で設けるのが好ましく、メッキ厚さは合計で３〜５μｍ
とするのがよい。
ね合わされる２枚のリードフレームの枠の対向面に、各
辺の少なくとも１か所に例えば直径３〜５ｍｍの大きさ
で設けるのが好ましく、メッキ厚さは合計で３〜５μｍ
とするのがよい。
【００４２】また、ここでは錫を用いているが、はんだ
（Ｐｂ−Ｓｎ）、Ａｕ−Ｓｎなどの錫系合金のように融
点が３００℃以下の低融点でかつ電気伝導度や熱伝導度
の小さいもの、リードフレーム素材と合金を形成しやす
いものを２枚のリードフレーム間に挾むことができる。
この場合、メッキ以外に薄い膜を挾むこともできる。さ
らにメッキを２枚のリードフレームの一方のみに施すこ
ともでき、溶接予定箇所だけでなく、全面にメッキを施
してもよい。
（Ｐｂ−Ｓｎ）、Ａｕ−Ｓｎなどの錫系合金のように融
点が３００℃以下の低融点でかつ電気伝導度や熱伝導度
の小さいもの、リードフレーム素材と合金を形成しやす
いものを２枚のリードフレーム間に挾むことができる。
この場合、メッキ以外に薄い膜を挾むこともできる。さ
らにメッキを２枚のリードフレームの一方のみに施すこ
ともでき、溶接予定箇所だけでなく、全面にメッキを施
してもよい。
【００４３】図１７は１層目リードフレームと２層目リ
ードフレームの溶接を安定に行うことのできる溶接部の
形状の例を示す説明図である。この実施例では溶接を行
うフレーム部分は２層目リードフレームでは図１７
（ｂ）に示すように円形の孔の中に横状部材２６が残存
するように材料が除去され、１層目リードフレームでは
図（ａ）に示すように円形の孔の中に縦状部材３５が残
存するように材料が除去されている。したがってこれら
を重ね合わせたときには溶接部は図１７（ｃ）に示すよ
うに十字状に重なりあい、両フレームが接触するのは中
央の極めて狭い面積の部分となる。この状態でスポット
溶接を行うと発生した熱が広い面積を占めるフレーム部
分に移行しにくくなって十字状の重なり部分に発生した
熱が集中するため、電極の摩耗等の影響を受けることな
く安定した溶接が可能となる。
ードフレームの溶接を安定に行うことのできる溶接部の
形状の例を示す説明図である。この実施例では溶接を行
うフレーム部分は２層目リードフレームでは図１７
（ｂ）に示すように円形の孔の中に横状部材２６が残存
するように材料が除去され、１層目リードフレームでは
図（ａ）に示すように円形の孔の中に縦状部材３５が残
存するように材料が除去されている。したがってこれら
を重ね合わせたときには溶接部は図１７（ｃ）に示すよ
うに十字状に重なりあい、両フレームが接触するのは中
央の極めて狭い面積の部分となる。この状態でスポット
溶接を行うと発生した熱が広い面積を占めるフレーム部
分に移行しにくくなって十字状の重なり部分に発生した
熱が集中するため、電極の摩耗等の影響を受けることな
く安定した溶接が可能となる。
【００４４】このように本発明で使用するリードフレー
ムにおいてはダイパッド２３がタイバー２２を介して第
１の枠部２１に連結された第１のリードフレーム２０と
リード３２のみが第２の枠部３１に連結された第２のリ
ードフレーム３０が重ね合わされて接合された２重リー
ドフレームとなっており、これに半導体素子が搭載され
た状態が図９に示される。
ムにおいてはダイパッド２３がタイバー２２を介して第
１の枠部２１に連結された第１のリードフレーム２０と
リード３２のみが第２の枠部３１に連結された第２のリ
ードフレーム３０が重ね合わされて接合された２重リー
ドフレームとなっており、これに半導体素子が搭載され
た状態が図９に示される。
【００４５】次にリード先端部とこれに対応する半導体
素子の電極とをワイヤ１５で接続するワイヤボンディン
グを行う（図１０）。これにより本発明にかかるリード
フレーム完成体が完成する。
素子の電極とをワイヤ１５で接続するワイヤボンディン
グを行う（図１０）。これにより本発明にかかるリード
フレーム完成体が完成する。
【００４６】通常の半導体装置では内部リードは半導体
素子の外側に存在しているのでワイヤボンディング時に
はこの内部リードが不安定にならないようにその下部に
支持用のステージが位置するようになっているが、本発
明にかかる半導体装置では内部リードが半導体素子の上
に存在しているため支持用のステージを挿入することは
できない。しかも図１１に示すようにダイパッド２３お
よび半導体素子１１はワイヤボンディング装置のヒータ
部材４１の上に密着しているが、内部リードは半導体素
子１１表面から浮いた状態にある。このため、図１２に
示すように押さえ部材４２で内部リード３２を下方に押
し付けて内部リード３２先端部を半導体素子１１の表面
に密着させ、ワイヤボンディングを行うようにしてい
る。
素子の外側に存在しているのでワイヤボンディング時に
はこの内部リードが不安定にならないようにその下部に
支持用のステージが位置するようになっているが、本発
明にかかる半導体装置では内部リードが半導体素子の上
に存在しているため支持用のステージを挿入することは
できない。しかも図１１に示すようにダイパッド２３お
よび半導体素子１１はワイヤボンディング装置のヒータ
部材４１の上に密着しているが、内部リードは半導体素
子１１表面から浮いた状態にある。このため、図１２に
示すように押さえ部材４２で内部リード３２を下方に押
し付けて内部リード３２先端部を半導体素子１１の表面
に密着させ、ワイヤボンディングを行うようにしてい
る。
【００４７】ワイヤボンディング完了後押さえ部材４２
を上方に退避させれば内部リード３２は再び半導体素子
１１の表面から離れた状態となる。この状態で通常の半
導体装置の場合と同様に金型にリードフレームを挿入
し、トランスファモールド法等で樹脂封止を行うと樹脂
封止体５１が得られる（図１３）。
を上方に退避させれば内部リード３２は再び半導体素子
１１の表面から離れた状態となる。この状態で通常の半
導体装置の場合と同様に金型にリードフレームを挿入
し、トランスファモールド法等で樹脂封止を行うと樹脂
封止体５１が得られる（図１３）。
【００４８】樹脂封止完了後に樹脂封止体５１から突出
した外部リード１３′のメッキ、リードを固定している
ダムバーの除去、リードの切断を行い（図１４）、さら
に外部リード１３′の曲げ加工を行って実装用形状とな
った外部リード１３″を得て半導体装置が完成する（図
１５）。
した外部リード１３′のメッキ、リードを固定している
ダムバーの除去、リードの切断を行い（図１４）、さら
に外部リード１３′の曲げ加工を行って実装用形状とな
った外部リード１３″を得て半導体装置が完成する（図
１５）。
【００４９】図１８は本発明にかかるリードフレーム完
成体あるいはこれを用いた半導体装置において半導体素
子１１上の電極１４と２層目リードフレームの内部リー
ド３２との位置関係を示す平面図である。
成体あるいはこれを用いた半導体装置において半導体素
子１１上の電極１４と２層目リードフレームの内部リー
ド３２との位置関係を示す平面図である。
【００５０】これらによれば、各内部リード３２は隣接
する電極１４間を通過するようになっており、内部リー
ド先端部３２ａは電極の存在する方向へ屈曲されて電極
と内部リード先端部のボンディングパッドとを接続する
ワイヤ１５の下方に内部リード３２が存在しないように
なっている。
する電極１４間を通過するようになっており、内部リー
ド先端部３２ａは電極の存在する方向へ屈曲されて電極
と内部リード先端部のボンディングパッドとを接続する
ワイヤ１５の下方に内部リード３２が存在しないように
なっている。
【００５１】この様子は１本の内部リードとワイヤとの
関係を示す拡大図である図１９によりさらに詳細に説明
される。いま、内部リード３２が直線状でその先端部３
２ａと半導体素子１１の電極１４をボンディングワイヤ
１５で接続するものとすると（図１９（ａ））、ボンデ
ィングワイヤ１５は内部リード３２の端部と交差点Ｄ部
で接触する可能性がある。これは図１１および図１２に
おいて前述したように、ワイヤボンディング工程では内
部リード３２へのボンディングを安定に行うために内部
リード３２が半導体素子１１上に押し付けられており、
ワイヤボンディング終了後にはタイバー部２２の弾性に
よって再び半導体素子１１の表面から浮き上がるためで
ある。図２０はこの様子の拡大図であって、内部リード
３２が浮き上がったためにワイヤが引っ張られ、Ｄ部と
して示された内部リードの角部でワイヤ１５が内部リー
ド３２と接触してワイヤ１５のダメージが発生すること
がある。したがって、図２１（ａ）に示されるように内
部リード３２の先端の一部３２ｂで電極１４が存在する
方向に屈曲させ、ボンディングパッド３２ａと電極１４
を接続するワイヤ１５が内部リード３２の直上を通らな
いようにしている。
関係を示す拡大図である図１９によりさらに詳細に説明
される。いま、内部リード３２が直線状でその先端部３
２ａと半導体素子１１の電極１４をボンディングワイヤ
１５で接続するものとすると（図１９（ａ））、ボンデ
ィングワイヤ１５は内部リード３２の端部と交差点Ｄ部
で接触する可能性がある。これは図１１および図１２に
おいて前述したように、ワイヤボンディング工程では内
部リード３２へのボンディングを安定に行うために内部
リード３２が半導体素子１１上に押し付けられており、
ワイヤボンディング終了後にはタイバー部２２の弾性に
よって再び半導体素子１１の表面から浮き上がるためで
ある。図２０はこの様子の拡大図であって、内部リード
３２が浮き上がったためにワイヤが引っ張られ、Ｄ部と
して示された内部リードの角部でワイヤ１５が内部リー
ド３２と接触してワイヤ１５のダメージが発生すること
がある。したがって、図２１（ａ）に示されるように内
部リード３２の先端の一部３２ｂで電極１４が存在する
方向に屈曲させ、ボンディングパッド３２ａと電極１４
を接続するワイヤ１５が内部リード３２の直上を通らな
いようにしている。
【００５２】また、同様の理由により内部リード先端部
のパッド形状は図２１（ｂ）に示すように角部のない円
形などの形状が望ましい。これにより、パッドにワイヤ
が接触した場合にも、図２１（ａ）に示す四角形状のよ
うな鋭角を有する形状の場合に比べて応力が分散され、
ダメージが少なく、断線の危険が減少することになる。
さらに内部リード３２の先端が半導体素子１１の表面に
密着した状態でワイヤボンディングが行われる際の衝撃
によって起きる応力集中を防止でき、パッシベーション
膜のクラックなどのダメージが低減する。
のパッド形状は図２１（ｂ）に示すように角部のない円
形などの形状が望ましい。これにより、パッドにワイヤ
が接触した場合にも、図２１（ａ）に示す四角形状のよ
うな鋭角を有する形状の場合に比べて応力が分散され、
ダメージが少なく、断線の危険が減少することになる。
さらに内部リード３２の先端が半導体素子１１の表面に
密着した状態でワイヤボンディングが行われる際の衝撃
によって起きる応力集中を防止でき、パッシベーション
膜のクラックなどのダメージが低減する。
【００５３】図２２は１層目リードフレーム２０におい
てダイパッド部２３を枠部２１に連結しているタイバー
２２の長さを増加させるために枠部２１側に切欠きを設
け、かつ１層目リードフレームと２層目リードフレーム
の内法寸法を変えた実施例を示している。前述したよう
にタイバー部で曲げを行ってダイパッドを枠部より低い
位置に沈める（デプレス）ようにしており、前述したよ
うにこの実施例ではワイヤボンディングの際にはヒータ
４１に支持された半導体素子１１上の内部リード３２を
半導体素子１１表面に密着させるようにフレーム押さえ
４２を用いて押さえる必要があるが、第１４図に示すよ
うにタイバー部２２が短いｍ１の長さである場合にはフ
レーム押さえ４２の端部４２ａからタイバーの曲げ部２
２ａまでの距離Ｌ１が短くて自由度が少なく、タイバー
２２の変形が起こり難く１層目リードフレームの下面と
ダイパッド２３の下面との高さの差ｄ１がヒータ４１の
押さえ部分の厚さｈ１より大きく、２層目リードフレー
ムが半導体素子表面に密着しにくいという問題がある。
てダイパッド部２３を枠部２１に連結しているタイバー
２２の長さを増加させるために枠部２１側に切欠きを設
け、かつ１層目リードフレームと２層目リードフレーム
の内法寸法を変えた実施例を示している。前述したよう
にタイバー部で曲げを行ってダイパッドを枠部より低い
位置に沈める（デプレス）ようにしており、前述したよ
うにこの実施例ではワイヤボンディングの際にはヒータ
４１に支持された半導体素子１１上の内部リード３２を
半導体素子１１表面に密着させるようにフレーム押さえ
４２を用いて押さえる必要があるが、第１４図に示すよ
うにタイバー部２２が短いｍ１の長さである場合にはフ
レーム押さえ４２の端部４２ａからタイバーの曲げ部２
２ａまでの距離Ｌ１が短くて自由度が少なく、タイバー
２２の変形が起こり難く１層目リードフレームの下面と
ダイパッド２３の下面との高さの差ｄ１がヒータ４１の
押さえ部分の厚さｈ１より大きく、２層目リードフレー
ムが半導体素子表面に密着しにくいという問題がある。
【００５４】この問題を解決するために、図２２に示す
ように枠部２１へのタイバー２２の連結部分で切欠き２
１ａを設けてタイバーの長さをｍ２にすると共にフレー
ム押さえについても図２３（ａ）に示すようにタイバー
２２の変形を吸収できるように逃げ部４２ａを形成して
おくと、フレーム押さえ端部４２ｃからタイバーの曲げ
部２２ａまでの距離はＬ２に伸び、タイバー２２の変形
が容易となってダイパッド下面から２層目リードフレー
ムの上面までの高さはｄ２となって内部リード３２が半
導体素子上に密着しやすくなるため、安定したワイヤボ
ンディングが可能となる。
ように枠部２１へのタイバー２２の連結部分で切欠き２
１ａを設けてタイバーの長さをｍ２にすると共にフレー
ム押さえについても図２３（ａ）に示すようにタイバー
２２の変形を吸収できるように逃げ部４２ａを形成して
おくと、フレーム押さえ端部４２ｃからタイバーの曲げ
部２２ａまでの距離はＬ２に伸び、タイバー２２の変形
が容易となってダイパッド下面から２層目リードフレー
ムの上面までの高さはｄ２となって内部リード３２が半
導体素子上に密着しやすくなるため、安定したワイヤボ
ンディングが可能となる。
【００５５】また、２枚重ねリードフレームを用いて樹
脂封止を行う際、第１６図のように２枚のリードフレー
ムの枠部の内側端部が金型６１，６２のキャビティ６５
の端部と一致している場合には両リードフレームの重ね
合わせ部から樹脂が洩れ、リードに付着してバリ取りや
切断／折り曲げ工程で重大な支障を来し、あるいは接続
の信頼性を低下させることになる。そこで、この実施例
においては第１３図およびそのＥ−Ｅ´断面図である第
１７図に示すように特にタイバー２２の存在する側で１
層目リードフレーム２０の内法寸法を２層目リードフレ
ーム３０の内法寸法よりも例えば０．２mm以上大きく取
り、この間に金型６３の押さえ部６３ａを挿入できるよ
うにしている。これにより、樹脂の洩れが防止でき、品
質および作業効率が向上することになる。
脂封止を行う際、第１６図のように２枚のリードフレー
ムの枠部の内側端部が金型６１，６２のキャビティ６５
の端部と一致している場合には両リードフレームの重ね
合わせ部から樹脂が洩れ、リードに付着してバリ取りや
切断／折り曲げ工程で重大な支障を来し、あるいは接続
の信頼性を低下させることになる。そこで、この実施例
においては第１３図およびそのＥ−Ｅ´断面図である第
１７図に示すように特にタイバー２２の存在する側で１
層目リードフレーム２０の内法寸法を２層目リードフレ
ーム３０の内法寸法よりも例えば０．２mm以上大きく取
り、この間に金型６３の押さえ部６３ａを挿入できるよ
うにしている。これにより、樹脂の洩れが防止でき、品
質および作業効率が向上することになる。
【００５６】
【発明の効果】以上のように本発明にかかるリードフレ
ームおよびリードフレーム完成体によれば、２重リード
フレームを用いてダイパッドとリードとを別個に形成し
た上で半導体素子の上に内部リードを配置できるため、
小さなパッケージに大きな半導体素子を収納することが
でき、半導体装置の高集積化に対応することができる。
ームおよびリードフレーム完成体によれば、２重リード
フレームを用いてダイパッドとリードとを別個に形成し
た上で半導体素子の上に内部リードを配置できるため、
小さなパッケージに大きな半導体素子を収納することが
でき、半導体装置の高集積化に対応することができる。
【００５７】しかも半導体装置の電極と内部リード先端
部がほぼ同じ長さのワイヤボンディングで接続されるた
め、半導体装置の外部から侵入する水分の移動経路長さ
が十分大きくなって耐湿信頼性が向上する。
部がほぼ同じ長さのワイヤボンディングで接続されるた
め、半導体装置の外部から侵入する水分の移動経路長さ
が十分大きくなって耐湿信頼性が向上する。
【００５８】また、本発明にかかるリードフレームはダ
イパッドを含む枠体とリード部を含む枠体とをそれぞれ
の枠部において接合して一体化しているので、製造工程
中の変形が少なく、取り扱い性が向上する。
イパッドを含む枠体とリード部を含む枠体とをそれぞれ
の枠部において接合して一体化しているので、製造工程
中の変形が少なく、取り扱い性が向上する。
【００５９】内部リードの先端部の下面に絶縁性緩衝部
材を設けることにより安定したワイヤボンディングが可
能となる。この緩衝部材を各リードを共通に連結するよ
うにすると作業効率が良い。
材を設けることにより安定したワイヤボンディングが可
能となる。この緩衝部材を各リードを共通に連結するよ
うにすると作業効率が良い。
【００６０】第一の枠部におけるタイバー部との連結部
が枠部の内部側で切り欠かれるとタイバー部の実質長さ
が増加され、タイバーの自由度が増加してワイヤボンデ
ィングが安定して行えるようになる。
が枠部の内部側で切り欠かれるとタイバー部の実質長さ
が増加され、タイバーの自由度が増加してワイヤボンデ
ィングが安定して行えるようになる。
【００６１】また、第一の枠部または第二の枠部のうち
の一方の内法寸法が樹脂封止用金型の押さえ部が挿入で
きるように他方の枠部の内法寸法よりも大きく形成され
るとモールド時の樹脂洩れを防止できる。
の一方の内法寸法が樹脂封止用金型の押さえ部が挿入で
きるように他方の枠部の内法寸法よりも大きく形成され
るとモールド時の樹脂洩れを防止できる。
【００６２】さらに、各内部リードが半導体素子の電極
間を通過しかつ前記電極から引出されたワイヤが前記内
部リード上を避けて通過するように先端部が湾曲され、
さらに先端部がほぼ円形形状をなすとワイヤのダメージ
が防止される。また、このような配置ではリードの追加
等の設計変更に対処しやすい。
間を通過しかつ前記電極から引出されたワイヤが前記内
部リード上を避けて通過するように先端部が湾曲され、
さらに先端部がほぼ円形形状をなすとワイヤのダメージ
が防止される。また、このような配置ではリードの追加
等の設計変更に対処しやすい。
【図１】本発明にかかるリードフレームおよびリードフ
レーム完成体を用いて製造された半導体装置の構成を示
す透視平面図および素子断面図である。
レーム完成体を用いて製造された半導体装置の構成を示
す透視平面図および素子断面図である。
【図２】本発明にかかるリードフレームを用いた半導体
装置の他の例を示す断面図である。
装置の他の例を示す断面図である。
【図３】本発明にかかるリードフレームを用いた半導体
装置の他の例を示す断面図である。
装置の他の例を示す断面図である。
【図４】内部リードの下面に絶縁材料を設けた実施例を
示す説明図である。
示す説明図である。
【図５】内部リードの下面に絶縁材料を設けた実施例を
示す説明図である。
示す説明図である。
【図６】本発明にかかるリードフレーム完成体製造の一
工程を示す斜視図である。
工程を示す斜視図である。
【図７】本発明にかかるリードフレーム完成体製造の一
工程を示す斜視図である。
工程を示す斜視図である。
【図８】本発明にかかるリードフレーム完成体製造の一
工程を示す斜視図である。
工程を示す斜視図である。
【図９】本発明にかかるリードフレーム完成体製造の一
工程を示す斜視図である。
工程を示す斜視図である。
【図１０】本発明にかかるリードフレーム完成体製造の
一工程を示す斜視図である。
一工程を示す斜視図である。
【図１１】本発明にかかるリードフレーム完成体製造の
一工程におけるワイヤボンディングの様子を示す断面図
である。
一工程におけるワイヤボンディングの様子を示す断面図
である。
【図１２】本発明にかかるリードフレーム完成体製造の
一工程におけるワイヤボンディングの様子を示す断面図
である。
一工程におけるワイヤボンディングの様子を示す断面図
である。
【図１３】本発明にかかるリードフレーム完成体製造の
一工程を示す斜視図である。
一工程を示す斜視図である。
【図１４】本発明にかかるリードフレーム完成体製造の
一工程を示す断面図である。
一工程を示す断面図である。
【図１５】本発明にかかるリードフレーム完成体製造の
一工程を示す断面図である。
一工程を示す断面図である。
【図１６】リードフレーム製造の際に用いられる溶接方
法を説明する断面図である。
法を説明する断面図である。
【図１７】溶接性を向上させるための手段を示す説明図
である。
である。
【図１８】内部リードとワイヤとの関係を示す平面図で
ある。
ある。
【図１９】内部リードの屈曲を示す拡大平面図である。
【図２０】リードのダメージの発生原因を示す説明図で
ある。
ある。
【図２１】好ましいボンディングパッド形状を示す説明
図である。
図である。
【図２２】タイバーを長くし、１層目と２層目で内法寸
法を変えたリードフレーム構造を示す平面図である。
法を変えたリードフレーム構造を示す平面図である。
【図２３】タイバーが短い場合の問題点を示す説明図で
ある。
ある。
【図２４】タイバーを長くした状態を示す説明図であ
る。
る。
【図２５】樹脂封止に使用する金型構造を示す説明図で
ある。
ある。
【図２６】樹脂封止に使用する金型構造を示す説明図で
ある。
ある。
【図２７】従来の半導体装置の構成を示す透過平面図お
よび断面図である。
よび断面図である。
【図２８】大きな半導体素子を収納するために従来提案
されている半導体装置の構成を示す透視平面図である。
されている半導体装置の構成を示す透視平面図である。
【図２９】大きな半導体素子を収納するために従来提案
されている半導体装置の構成を示す透視平面図である。
されている半導体装置の構成を示す透視平面図である。
１，１１ 半導体素子 ２，１２ ダイパッド ３，１３ リード ４，１４ 電極 ５，１５ ボンディングワイヤ ６，１６ 封止用樹脂 １７，１９ 絶縁性テープ １８ 絶縁コーティング膜 ２０ １層目リードフレーム ２１，３１ 枠部 ２２ タイバー ２３ ダイパッド ２４，３４ 錫メッキ ２５，３３ 位置決め孔 ３２ リード ３２ａ ボンディングパッド ４１ ヒータ、４２ 押さえ部材 ５１ 樹脂封止体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桜 井 寿 春 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 多摩川工場内 (72)発明者 室 町 正 志 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 多摩川工場内 (72)発明者 原 田 博 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 多摩川工場内 (72)発明者 米 中 一 市 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 多摩川工場内 (72)発明者 原 田 享 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 多摩川工場内 (72)発明者 宮 本 貢 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝 多摩川工場内 (72)発明者 沼 尻 一 男 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (72)発明者 島 川 晴 之 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイクロエレクトロニクス株式会 社内 (56)参考文献 特開 昭52−127756（ＪＰ，Ａ)
Claims (16)
- 【請求項１】第一の枠部と、この第一の枠部にタイバー
部を介して連結された、半導体素子を搭載するためのデ
プレスされたダイパッド部を前記第一の枠部内に備えた
第一の枠体と、 前記第一の枠部と内法寸法の少なくとも一部が同じであ
る第二の枠部とこの第二の枠部からその内方へ延び、か
つ前記ダイパッド部に搭載される半導体素子の表面の電
極と重なることなくその内部にまで達する長さを有する
内部リードとを備えた第二の枠体とを有し、 前記第一の枠部と第二の枠部とが複数箇所で接合され一
体化されたリードフレーム。 - 【請求項２】各内部リード先端部下面に絶縁性の緩衝部
材が設けられたことを特徴とする請求項１記載のリード
フレーム。 - 【請求項３】緩衝部材が各内部リード先端部を連結する
ように形成されていることを特徴とする請求項２記載の
リードフレーム。 - 【請求項４】第一の枠部および第二の枠部の互いに対向
する接合箇所表面に枠体材料よりも融点の低い金属層が
形成されたことを特徴とする請求項１記載のリードフレ
ーム。 - 【請求項５】第一の枠体と第二の枠体が銅を主体とする
材料で融点の低い金属が錫である請求項４記載のリード
フレーム。 - 【請求項６】融点の低い金属層が部分メッキで形成され
たものである請求項５記載のリードフレーム。 - 【請求項７】第一の枠部におけるタイバー部との連結部
が第一の枠部の内部側に切り欠かれて前記タイバー部の
実質長さが増加されたことを特徴とする請求項１記載の
リードフレーム。 - 【請求項８】第一の枠部と第二の枠部との接合箇所が、
互いに重なり合う面積が減少するようにそれぞれ向きの
異なる細幅部材として形成されたことを特徴とする請求
項１記載のリードフレーム。 - 【請求項９】第一の枠部または第二の枠部のうちの一方
の内法寸法が、樹脂封止用金型の押さえ部が挿入できる
ように他方の枠部の内法寸法よりも大きく形成されたこ
とを特徴とする請求項１記載のリードフレーム。 - 【請求項１０】各内部リードが半導体素子の電極間を通
過し、かつ前記電極から引出されたワイヤが前記内部リ
ード上を避けて通過するように先端部が湾曲されたこと
を特徴とする請求項１記載のリードフレーム。 - 【請求項１１】各内部リードの最先端部のボンディング
パッド部がほぼ円形形状をなすことを特徴とする請求項
１０記載のリードフレーム。 - 【請求項１２】第一の枠部と、この第一の枠部にタイバ
ー部を介して連結された、半導体素子を搭載するための
デプレスされたダイパッド部を前記第一の枠部内に備え
た第一の枠体と、 前記第一の枠部に接合される第二の枠部とこの第二の枠
部からその内方へ延び、かつ前記ダイパッド部に搭載さ
れる半導体素子の表面の電極と重なることなくその内部
にまで達する長さを有する内部リードとを備えた第二の
枠体とを有し、 各内部リード先端部下面に絶縁性の緩衝部材が設けられ
たことを特徴とするリードフレーム。 - 【請求項１３】第一の枠部と、この第一の枠部にタイバ
ー部を介して連結された、半導体素子を搭載するための
デプレスされたダイパッド部を前記第一の枠部内に備え
た第一の枠体と、 前記第一の枠部に複数箇所で接合された第二の枠部とこ
の第二の枠部からその内方へ延び、かつ前記ダイパッド
部に搭載される半導体素子の表面の電極と重なることな
くその内部にまで達する長さを有する内部リードとを備
えた第二の枠体とを有し、 第一の枠部におけるタイバー部との連結部が第一の枠部
の内部側に切り欠かれて前記タイバー部の実質長さが増
加されたことを特徴とするリードフレーム。 - 【請求項１４】第一の枠部と、この第一の枠部にタイバ
ー部を介して連結された、半導体素子を搭載するための
デプレスされたダイパッド部を前記第一の枠部内に備え
た第一の枠体と、 前記第一の枠部に複数箇所で接合された第二の枠部とこ
の第二の枠部からその内方へ延び、かつ前記ダイパッド
部に搭載される半導体素子の表面の電極と重なることな
くその内部にまで達する長さを有する内部リードとを備
えた第二の枠体とを有し、 第一の枠部と第二の枠部との接合箇所が、互いに重なり
合う面積が減少するようにそれぞれ向きの異なる細幅部
材として形成されたことを特徴とするリードフレーム。 - 【請求項１５】第一の枠部と、この第一の枠部にタイバ
ー部を介して連結された、半導体素子を搭載するための
デプレスされたダイパッド部を前記第一の枠部内に備え
た第一の枠体と、 前記第一の枠部に複数箇所で接合された第二の枠部とこ
の第二の枠部からその内方へ延び、かつ前記ダイパッド
部に搭載される半導体素子の表面の電極と重なることな
くその内部にまで達する長さを有する内部リードとを備
えた第二の枠体とを有し、 第一の枠部または第二の枠部のうちの一方の内法寸法
が、樹脂封止用金型の押さえ部が挿入できるように他方
の枠部の内法寸法よりも大きく形成されたことを特徴と
するリードフレーム。 - 【請求項１６】第一の枠部と、この第一の枠部にタイバ
ー部を介して連結されたデプレスされたダイパッド部を
前記第一の枠部内に備えた第一の枠体と、 前記ダイパッド部に搭載され、その表面に電極を有する
半導体チップと、 前記第一の枠部に複数箇所で接合された第二の枠部とこ
の第二の枠部からその内方へ延び、かつ前記ダイパッド
部に搭載される半導体素子の表面の電極と重なることな
くその内部にまで達する長さを有する内部リードとを備
えた第二の枠体と、 前記内部リードの内端部と前記半導体チップの電極とを
接続するボンディングワイヤとを備えたリードフレーム
完成体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6057839A JP2522640B2 (ja) | 1994-03-28 | 1994-03-28 | リ―ドフレ―ムおよびリ―ドフレ―ム完成体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6057839A JP2522640B2 (ja) | 1994-03-28 | 1994-03-28 | リ―ドフレ―ムおよびリ―ドフレ―ム完成体 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63196453A Division JP2522524B2 (ja) | 1988-08-06 | 1988-08-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06295973A JPH06295973A (ja) | 1994-10-21 |
| JP2522640B2 true JP2522640B2 (ja) | 1996-08-07 |
Family
ID=13067142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6057839A Expired - Lifetime JP2522640B2 (ja) | 1994-03-28 | 1994-03-28 | リ―ドフレ―ムおよびリ―ドフレ―ム完成体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2522640B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076233A (ja) * | 2000-09-04 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置 |
| JP6620037B2 (ja) * | 2016-02-29 | 2019-12-11 | 新日本無線株式会社 | 半導体パッケージ及びその製造方法 |
-
1994
- 1994-03-28 JP JP6057839A patent/JP2522640B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06295973A (ja) | 1994-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2522524B2 (ja) | 半導体装置の製造方法 | |
| KR100235308B1 (ko) | 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지 | |
| US5653891A (en) | Method of producing a semiconductor device with a heat sink | |
| KR0149798B1 (ko) | 반도체 장치 및 그 제조방법과 리드프레임 | |
| US6946722B2 (en) | Multi-part lead frame with dissimilar materials | |
| US5793108A (en) | Semiconductor integrated circuit having a plurality of semiconductor chips | |
| JP4294161B2 (ja) | スタックパッケージ及びその製造方法 | |
| US5357139A (en) | Plastic encapsulated semiconductor device and lead frame | |
| JPH04280462A (ja) | リードフレームおよびこのリードフレームを使用した半導体装置 | |
| US6518653B1 (en) | Lead frame and semiconductor device | |
| JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP3550875B2 (ja) | リードフレームとこれを用いた半導体装置 | |
| JP2522640B2 (ja) | リ―ドフレ―ムおよびリ―ドフレ―ム完成体 | |
| JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2746224B2 (ja) | 半導体装置およびその製造方法 | |
| EP0723293A1 (en) | Semiconductor device with a heat sink and method of producing the heat sink | |
| JP2954297B2 (ja) | 樹脂封止型半導体装置 | |
| JP2697743B2 (ja) | 樹脂封止型半導体装置 | |
| KR100244254B1 (ko) | 리드 프레임 및 이를 이용한 반도체 패키지 | |
| KR940008329B1 (ko) | 인터컨넥트 리드를 이용한 반도체 패키지 및 그 제조방법 | |
| KR100268925B1 (ko) | 리드프레임및이를이용한반도체패키지 | |
| JP3664566B2 (ja) | 半導体装置およびその製造方法 | |
| JP3468447B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH10125849A (ja) | Ｌｏｃ型半導体装置 | |
| JPH06216294A (ja) | リードフレーム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960326 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 13 |