JP2504187B2 - リ―ドフレ―ム - Google Patents
リ―ドフレ―ムInfo
- Publication number
- JP2504187B2 JP2504187B2 JP1123335A JP12333589A JP2504187B2 JP 2504187 B2 JP2504187 B2 JP 2504187B2 JP 1123335 A JP1123335 A JP 1123335A JP 12333589 A JP12333589 A JP 12333589A JP 2504187 B2 JP2504187 B2 JP 2504187B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor element
- pin
- die pad
- bonding material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置を製造する際に使用するリードフ
レームに関するものである。
レームに関するものである。
一般にリードフレームはフレーム枠部と、このフレー
ム枠部に宙吊りピンを介して連結され、半導体素子が接
合材を介して搭載されるダイパッド部と、このダイパッ
ド部の周囲に配置され、半導体素子にワイヤボンディン
グされるインナーリード部とから構成されている。従来
のリードフレームにおいては、前記ダイパッド部はワイ
ヤボンディング時に半導体素子の角部に金属細線が接触
するのを防ぐため、半導体素子接合面がインナーリード
のボンディング面より下側に位置するようにリードフレ
ームの裏面側に下げて形成されている。上述したように
ダイパッド部をインナーリード部より下側に配置させる
には、通常は宙吊りピン部分を曲げ加工して行われてい
る。また、従来のリードフレームにおける宙吊りピンに
は、半導体素子搭載用の接合材がダイパッド部から宙吊
りピン上に這い上がるのを防止するための凹部が形成さ
れていた。この種の従来のリードフレームを第２図
（ａ）〜（ｃ）によって説明する。
ム枠部に宙吊りピンを介して連結され、半導体素子が接
合材を介して搭載されるダイパッド部と、このダイパッ
ド部の周囲に配置され、半導体素子にワイヤボンディン
グされるインナーリード部とから構成されている。従来
のリードフレームにおいては、前記ダイパッド部はワイ
ヤボンディング時に半導体素子の角部に金属細線が接触
するのを防ぐため、半導体素子接合面がインナーリード
のボンディング面より下側に位置するようにリードフレ
ームの裏面側に下げて形成されている。上述したように
ダイパッド部をインナーリード部より下側に配置させる
には、通常は宙吊りピン部分を曲げ加工して行われてい
る。また、従来のリードフレームにおける宙吊りピンに
は、半導体素子搭載用の接合材がダイパッド部から宙吊
りピン上に這い上がるのを防止するための凹部が形成さ
れていた。この種の従来のリードフレームを第２図
（ａ）〜（ｃ）によって説明する。
第２図（ａ）は従来のリードフレームのボンディング
部分を拡大して示す平面図、第２図（ｂ）は第２図
（ａ）中II−II線断面図、第２図（ｃ）は宙吊りピンを
拡大して示す平面図である。これらの図において、１は
半導体素子、２は半導体素子１が接合材３を介して搭載
されるダイパッド部としての載置部で、この載置部２は
平面視略々方形状に形成され、宙吊りピン４を介してリ
ードフレームの枠部（図示せず）に連結されている。５
はインナーリードで、このインナーリード５の基部は前
記宙吊りピン４と同様にしてリードフレームの枠部に一
体的に連結されており、かつその先端部は前記載置部２
の側部と対応するようにダイスパッド１の周囲に複数並
設されている。６は前記半導体素子１の電極（図示せ
ず）とリードフレームとを電気的に接続するための結線
材である。７は半導体素子１を載置部２上に搭載するた
めの接合材３が宙吊りピン４上を這い上がるのを防ぐた
めの凹部で、この凹部７は、宙吊りピン４にハーフエッ
チングを施すことによって形成されており、宙吊りピン
４における結線材６とのボンディング部より載置部２側
に配設されている。
部分を拡大して示す平面図、第２図（ｂ）は第２図
（ａ）中II−II線断面図、第２図（ｃ）は宙吊りピンを
拡大して示す平面図である。これらの図において、１は
半導体素子、２は半導体素子１が接合材３を介して搭載
されるダイパッド部としての載置部で、この載置部２は
平面視略々方形状に形成され、宙吊りピン４を介してリ
ードフレームの枠部（図示せず）に連結されている。５
はインナーリードで、このインナーリード５の基部は前
記宙吊りピン４と同様にしてリードフレームの枠部に一
体的に連結されており、かつその先端部は前記載置部２
の側部と対応するようにダイスパッド１の周囲に複数並
設されている。６は前記半導体素子１の電極（図示せ
ず）とリードフレームとを電気的に接続するための結線
材である。７は半導体素子１を載置部２上に搭載するた
めの接合材３が宙吊りピン４上を這い上がるのを防ぐた
めの凹部で、この凹部７は、宙吊りピン４にハーフエッ
チングを施すことによって形成されており、宙吊りピン
４における結線材６とのボンディング部より載置部２側
に配設されている。
このように構成された従来のリードフレームを製造す
るには、先ず、載置部2,宙吊りピン4,インナーリード５
等を所定形状をもって枠部に一体に形成し、宙吊りピン
４に凹部７を形成する。次いで、第２図（ｂ）に示すよ
うに、載置部２がインナーリード５に対して下側に配置
されるように宙吊りピン４に曲げ加工を施して製造工程
が終了される。そして、上述したようにして製造された
リードフレームに半導体素子１を搭載するには、先ず、
載置部２上に接合材３を塗布し、この接合材３を介して
載置部２上に半導体素子１を接合させる。この際、半導
体素子１の側方に溢れた接合材３は宙吊りピン４上を這
い上がろうとするが、宙吊りピン４のワイヤボンディン
グ部分にまで達する前に凹部７内に入り、この凹部７内
に溜められることになる。すなわち、このリードフレー
ムにおいては、前記凹部７によって、接合材３がそれ以
上這い上がるのを防止することができる。しかる後、結
線材６によってワイヤボンディングして半導体素子１の
電極と各インナーリード5,宙吊りピン４等とを接続す
る。このようにしてボンディング工程が終了される。
るには、先ず、載置部2,宙吊りピン4,インナーリード５
等を所定形状をもって枠部に一体に形成し、宙吊りピン
４に凹部７を形成する。次いで、第２図（ｂ）に示すよ
うに、載置部２がインナーリード５に対して下側に配置
されるように宙吊りピン４に曲げ加工を施して製造工程
が終了される。そして、上述したようにして製造された
リードフレームに半導体素子１を搭載するには、先ず、
載置部２上に接合材３を塗布し、この接合材３を介して
載置部２上に半導体素子１を接合させる。この際、半導
体素子１の側方に溢れた接合材３は宙吊りピン４上を這
い上がろうとするが、宙吊りピン４のワイヤボンディン
グ部分にまで達する前に凹部７内に入り、この凹部７内
に溜められることになる。すなわち、このリードフレー
ムにおいては、前記凹部７によって、接合材３がそれ以
上這い上がるのを防止することができる。しかる後、結
線材６によってワイヤボンディングして半導体素子１の
電極と各インナーリード5,宙吊りピン４等とを接続す
る。このようにしてボンディング工程が終了される。
しかるに、このように構成された従来のリードフレー
ムにおいては、凹部７の開口幅を大きく設定する程接合
材３の這い上がりを確実に阻止することができるが、こ
の凹部７の開口幅１が宙吊りピン４の幅寸法L1に近づ
くにつれ宙吊りピン４の強度が低下されてしまう。この
ため、宙吊りピン４に凹部７が形成されたリードフレー
ムにおいては、宙吊りピン４が曲げ加工時に凹部７の形
成された部分から破断され易くなるという問題があっ
た。
ムにおいては、凹部７の開口幅を大きく設定する程接合
材３の這い上がりを確実に阻止することができるが、こ
の凹部７の開口幅１が宙吊りピン４の幅寸法L1に近づ
くにつれ宙吊りピン４の強度が低下されてしまう。この
ため、宙吊りピン４に凹部７が形成されたリードフレー
ムにおいては、宙吊りピン４が曲げ加工時に凹部７の形
成された部分から破断され易くなるという問題があっ
た。
本発明に係るリードフレームは、ダイパッド部におけ
る宙吊りピンとの連結部近傍であって半導体素子の直下
となる部位に、宙吊りピンの幅寸法より開口幅寸法が大
きい接合材排除用透孔を穿設したものである。
る宙吊りピンとの連結部近傍であって半導体素子の直下
となる部位に、宙吊りピンの幅寸法より開口幅寸法が大
きい接合材排除用透孔を穿設したものである。
ダイパッド部に半導体素子を搭載する際に半導体素子
の側方に溢れ出ようとする余分な接合材は、吊りリード
側に流れる前に接合材排除用透孔内に排除されることに
なる。
の側方に溢れ出ようとする余分な接合材は、吊りリード
側に流れる前に接合材排除用透孔内に排除されることに
なる。
以下、本発明の一実施例を第１図（ａ）〜第１図
（ｃ）によって詳細に説明する。
（ｃ）によって詳細に説明する。
第１図（ａ）は本発明に係るリードフレームのボンデ
ィング部分を拡大して示す平面図、第１図（ｂ）は第１
図（ａ）中Ｉ−Ｉ線断面図、第１図（ｃ）は本発明に係
るリードフレームの要部を拡大して示す平面図である。
これらの図において前記第２図（ａ）〜（ｃ）で説明し
たものと同一もしくは同等部材については同一符号を付
し、ここにおいて詳細な説明は省略する。これらの図に
おいて、11は接合材３の宙吊りピン４への這い上がりを
防止するための接合材排除用透孔としてのスルーホール
で、このスルーホール11は載置部２における宙吊りピン
４との連結部近傍であって半導体素子１の直下となる部
位に穿設されている。また、前記スルーホール11の開口
幅寸法l2は第１図（ｃ）に示すように、宙吊りピン４の
幅寸法L1より大きくなるように設定されている。
ィング部分を拡大して示す平面図、第１図（ｂ）は第１
図（ａ）中Ｉ−Ｉ線断面図、第１図（ｃ）は本発明に係
るリードフレームの要部を拡大して示す平面図である。
これらの図において前記第２図（ａ）〜（ｃ）で説明し
たものと同一もしくは同等部材については同一符号を付
し、ここにおいて詳細な説明は省略する。これらの図に
おいて、11は接合材３の宙吊りピン４への這い上がりを
防止するための接合材排除用透孔としてのスルーホール
で、このスルーホール11は載置部２における宙吊りピン
４との連結部近傍であって半導体素子１の直下となる部
位に穿設されている。また、前記スルーホール11の開口
幅寸法l2は第１図（ｃ）に示すように、宙吊りピン４の
幅寸法L1より大きくなるように設定されている。
このようにスルーホール11が穿設されたリードフレー
ムに半導体素子１を搭載するには、従来と同様にして半
導体素子１を接合材３を介して載置部２上に接合させて
行われる。半導体素子１を載置部２に接合する際にはス
ルーホール11内に接合材３が流れ込むことになり、これ
によって接合材３が半導体素子１の側方に拡がろうとす
る勢いを緩和することができ、余分な接合材３はこのス
ルーホール11を介してボンディング部分外に排除される
ことになる。
ムに半導体素子１を搭載するには、従来と同様にして半
導体素子１を接合材３を介して載置部２上に接合させて
行われる。半導体素子１を載置部２に接合する際にはス
ルーホール11内に接合材３が流れ込むことになり、これ
によって接合材３が半導体素子１の側方に拡がろうとす
る勢いを緩和することができ、余分な接合材３はこのス
ルーホール11を介してボンディング部分外に排除される
ことになる。
したがって、余分な接合材３が半導体素子１の側方か
ら溢れ出て宙吊りピン４に這い上がるのを阻止すること
ができるから、本発明に係るリードフレームにおいて
は、宙吊りピン４の強度を低下させることなく充分な強
度をもった状態でその曲げ加工を実施することができ
る。
ら溢れ出て宙吊りピン４に這い上がるのを阻止すること
ができるから、本発明に係るリードフレームにおいて
は、宙吊りピン４の強度を低下させることなく充分な強
度をもった状態でその曲げ加工を実施することができ
る。
なお、本実施例ではスルーホール11を載置部２におけ
る宙吊りピン４との連結部分に一つずつ配設した例を示
したが、本発明はこのような限定にとらわれることな
く、スルーホールを複数並設してもよい。
る宙吊りピン４との連結部分に一つずつ配設した例を示
したが、本発明はこのような限定にとらわれることな
く、スルーホールを複数並設してもよい。
以上説明したように本発明に係るリードフレームは、
ダイパッド部における宙吊りピンとの連結部近傍であっ
て半導体素子の直下となる部位に、宙吊りピンの幅寸法
より開口幅寸法が大きい接合材排除用透孔を穿設したた
め、ダイパッド部に半導体素子を搭載する際に宙吊りピ
ン方向へ拡がる接合材の速度方向が大きく変化するた
め、宙吊りピンへ接合材が拡がるのを確実に阻止でき
る。このため、従来のように宙吊りピンに凹部を設ける
必要がないから充分な強度を維持した状態で曲げ加工を
行うことができる。したがって、宙吊りピンが破断され
るのを確実に防止できるので、信頼性を向上させること
ができる。
ダイパッド部における宙吊りピンとの連結部近傍であっ
て半導体素子の直下となる部位に、宙吊りピンの幅寸法
より開口幅寸法が大きい接合材排除用透孔を穿設したた
め、ダイパッド部に半導体素子を搭載する際に宙吊りピ
ン方向へ拡がる接合材の速度方向が大きく変化するた
め、宙吊りピンへ接合材が拡がるのを確実に阻止でき
る。このため、従来のように宙吊りピンに凹部を設ける
必要がないから充分な強度を維持した状態で曲げ加工を
行うことができる。したがって、宙吊りピンが破断され
るのを確実に防止できるので、信頼性を向上させること
ができる。
さらに、半導体素子を接合するに当たり最小限の大き
さにダイパッド部を形成しながら、接合材が宙吊りピン
に拡がるのを防ぐことができる。すなわち、接合材排除
用透孔を設けるに当たってダイパッド部の占有スペース
が広くなることがないので、樹脂パッケージの外形寸法
が大きくなることがない。また、接合材排除用透孔はエ
ッチング、あるいはプレス等によって容易に形成するこ
とができるので、エッチングフレームからパンチングフ
レームへの切換えを容易に行なうこともできるという効
果もある。
さにダイパッド部を形成しながら、接合材が宙吊りピン
に拡がるのを防ぐことができる。すなわち、接合材排除
用透孔を設けるに当たってダイパッド部の占有スペース
が広くなることがないので、樹脂パッケージの外形寸法
が大きくなることがない。また、接合材排除用透孔はエ
ッチング、あるいはプレス等によって容易に形成するこ
とができるので、エッチングフレームからパンチングフ
レームへの切換えを容易に行なうこともできるという効
果もある。
第１図（ａ）は本発明に係るリードフレームのボンディ
ング部分を拡大して示す平面図、第１図（ｂ）は第１図
（ａ）中Ｉ−Ｉ線断面図、第１図（ｃ）は本発明に係る
リードフレームの要部を拡大して示す平面図、第２図
（ａ）は従来のリードフレームのボンディング部分を拡
大して示す平面図、第２図（ｂ）は第２図（ａ）中II−
II線断面図、第２図（ｃ）は宙吊りピンを拡大して示す
平面図である。 １……半導体素子、２……載置部、３……接合材、４…
…宙吊りピン、５……インナーリード、11……スルーホ
ール。
ング部分を拡大して示す平面図、第１図（ｂ）は第１図
（ａ）中Ｉ−Ｉ線断面図、第１図（ｃ）は本発明に係る
リードフレームの要部を拡大して示す平面図、第２図
（ａ）は従来のリードフレームのボンディング部分を拡
大して示す平面図、第２図（ｂ）は第２図（ａ）中II−
II線断面図、第２図（ｃ）は宙吊りピンを拡大して示す
平面図である。 １……半導体素子、２……載置部、３……接合材、４…
…宙吊りピン、５……インナーリード、11……スルーホ
ール。
Claims (1)
- 【請求項１】リードフレーム本体に宙吊りピンを介して
連結されかつ半導体素子が接合材を介して接合される半
導体素子搭載用ダイパッド部がリードフレーム本体の裏
面側に突出してなるリードフレームにおいて、前記ダイ
パッド部における宙吊りピンとの連結部近傍であって半
導体素子の直下となる部位に、宙吊りピンの幅寸法より
開口幅寸法が大きい接合材排除用透孔を穿設したことを
特徴とするリードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1123335A JP2504187B2 (ja) | 1989-05-17 | 1989-05-17 | リ―ドフレ―ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1123335A JP2504187B2 (ja) | 1989-05-17 | 1989-05-17 | リ―ドフレ―ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02303057A JPH02303057A (ja) | 1990-12-17 |
| JP2504187B2 true JP2504187B2 (ja) | 1996-06-05 |
Family
ID=14858014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1123335A Expired - Lifetime JP2504187B2 (ja) | 1989-05-17 | 1989-05-17 | リ―ドフレ―ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2504187B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817995A (ja) * | 1994-06-27 | 1996-01-19 | Nec Corp | 半導体装置用リードフレーム |
| KR0156622B1 (ko) * | 1995-04-27 | 1998-10-15 | 문정환 | 반도체 패키지,리드프레임 및 제조방법 |
| WO1998031051A1 (en) * | 1997-01-14 | 1998-07-16 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6080262A (ja) * | 1983-10-07 | 1985-05-08 | Nec Corp | 半導体装置 |
-
1989
- 1989-05-17 JP JP1123335A patent/JP2504187B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02303057A (ja) | 1990-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE35109E (en) | Semiconductor device and method for fabricating the same | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| JPH03177060A (ja) | 半導体装置用リードフレーム | |
| JP2000307049A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP2504187B2 (ja) | リ―ドフレ―ム | |
| JPH0777228B2 (ja) | テ−プキヤリア | |
| JPS61279141A (ja) | 可撓性テ−パリ−ドを有したリ−ドフレ−ムと機械的ダイ支持体の直接接続装置及び方法 | |
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JP2782870B2 (ja) | リードフレーム | |
| JPH01134958A (ja) | 半導体装置 | |
| JP2697743B2 (ja) | 樹脂封止型半導体装置 | |
| JPS63239852A (ja) | 半導体装置 | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JP3036597B1 (ja) | 半導体装置用リードフレーム | |
| JPH0756890B2 (ja) | 半導体装置の製造方法 | |
| JP3643476B2 (ja) | 半導体装置およびその製造方法 | |
| JP2924858B2 (ja) | リードフレームとその製造方法 | |
| JP3830640B2 (ja) | リードフレームとその製造方法およびそのリードフレームを使用した半導体装置 | |
| KR100267766B1 (ko) | 외부접속단자를 리벳 핀으로 한 브이·씨·에이 패키지 및그 제조방법 | |
| JPS6244531Y2 (ja) | ||
| JPS63283053A (ja) | 半導体装置のリ−ドフレ−ム | |
| JPH0310670Y2 (ja) | ||
| JPH0265266A (ja) | リードフレーム | |
| JPS625652A (ja) | テ−プキヤリヤ半導体実装用テ−プ | |
| JP2000315763A (ja) | リードフレーム及びその製造方法 |