JP3036597B1 - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JP3036597B1
JP3036597B1 JP2479199A JP2479199A JP3036597B1 JP 3036597 B1 JP3036597 B1 JP 3036597B1 JP 2479199 A JP2479199 A JP 2479199A JP 2479199 A JP2479199 A JP 2479199A JP 3036597 B1 JP3036597 B1 JP 3036597B1
Authority
JP
Japan
Prior art keywords
lead
frame
fin
mounting plate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2479199A
Other languages
English (en)
Other versions
JP2000223641A (ja
Inventor
久夫 冨沢
和之 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2479199A priority Critical patent/JP3036597B1/ja
Application granted granted Critical
Publication of JP3036597B1 publication Critical patent/JP3036597B1/ja
Publication of JP2000223641A publication Critical patent/JP2000223641A/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【要約】 【課題】 半導体素子又は回路基板を実装するフィンを
半導体装置用リードフレームのフレーム本体に強固に取
り付ける。 【解決手段】 半導体装置用リードフレームの帯状のフ
レーム本体(1)と、フレーム本体(1)から開口部(3)内に
突出する複数の外部端子(4)〜(11)に対向してフレーム
本体(1)の開口部(3)内に配置されるフィン(2)とを設
け、開口部(3)の幅方向縁部(3a)から開口部(3)内にフレ
ーム本体(1)の長さ方向に突出する支持リード(12)にフ
ィン(2)を固定する。複数の外部端子(4)〜(11)の少なく
とも１つを開口部(3)内に突出させて形成した延長部(1
3)をフィン(2)に固着して、フィン(2)を支持する支持リ
ード(12)を補強する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレーム、
特に半導体チップを支持するフィンをフレーム本体に大
きな機械的強度で取り付ける半導体装置用リードフレー
ムに属する。
【０００２】
【従来の技術】長さ方向に所定の間隔で複数の開口部が
形成された帯状のフレーム本体と、フレーム本体から開
口部内に突出する複数の外部端子に対向してフレーム本
体の開口部内に配置されるフィンとを備えた半導体装置
用リードフレームは公知である。例えば、実願昭５４−
９６４０６号（実開昭５６−１５０６７号公報）は、放
熱板を固着したリードフレームを備えた素子取付用基板
を示す。リードフレームは一体に形成されるリード片と
結合片とを有し、結合片に透孔が設けられる。結合片の
透孔と対向する位置に放熱板に突起を設け、放熱板の突
起を結合片の透孔に嵌着して放熱板がリードフレームに
固着される。
【０００３】図５は、従来の半導体装置用リードフレー
ムを示す。この半導体装置用リードフレームは、長さ方
向に所定の間隔で複数の開口部(3)が形成された帯状の
フレーム本体(1)と、フレーム本体(1)の開口部(3)内に
配置されるフィン(2)とを備えている。銅等の金属製の
フレーム本体(1)に設けられた複数の外部端子(4)〜(11)
は２対フレーム本体(1)から開口部(3)内に突出し、フィ
ン(2)に対向する。フレーム本体(1)には多数の開口部
(3)が形成され各開口部(3)に対応してフィン(2)が配置
されるが、図示の便宜上図５には２個の開口部(3)のみ
を示す。
【０００４】開口部(3)の幅方向縁部(3a)から開口部(3)
内にフレーム本体(1)の長さ方向に突出する支持リード
(12)がフレーム本体(1)に設けられ、支持リード(12)の
内端に取付板(14)が支持リード(12)と一体に形成され
る。図６に示すように取付板(14)には貫通孔(15)が形成
され、フィン(2)に一体に形成された突起(16)は貫通孔
(15)内に挿入されて、突起(16)の頂部は加締めにより変
形されてフィン(2)が取付板(14)に固定される。フィン
(2)はフレーム本体(1)より肉厚の金属、例えば銅板によ
り別体で形成され、十分な熱容量と機械的強度が確保さ
れる。フィン(2)は各開口部(3)内で互いに分離状態に保
持される。各対の複数の外部端子(4)〜(11)は、開口部
(3)内フレーム本体(1)の長さ方向にフレーム本体(1)と
一体に形成された連結条(17)により連結される。
【０００５】半導体装置を製造する際に、図示しない
が、支持板となるフィン(2)の一方の主面に半導体素子
等を固着し、ワイヤボンディング法により半導体素子と
外部端子との間にワイヤを接続し、更に周知のトランス
ファモールド方法によって点線で図示する樹脂封止体(1
8)を形成する。その後、連結条(17)と支持リード(12)と
を切断除去して、半導体装置を個別に分離して半導体装
置を完成することができ、得られた半導体装置では、樹
脂封止体の両側面側から外部端子(4)〜(11)が導出され
る。
【０００６】
【発明が解決しようとする課題】しかしながら、前記従
来のリードフレームは、フィン(2)を支持する支持リー
ド(12)の機械的強度が必ずしも十分でなく、リードフレ
ームの搬送中にリードフレームが外部に接触してフィン
(2)の取付位置又は形状が変更される危険がある。特
に、大面積のフィン(2)を使用する場合に、フィン(2)の
十分な支持強度が得られず、搬送時やトランスファモー
ルド工程中にフィン(2)がリードフレームに対して傾斜
するおそれがある。また、多様化した配置パターン又は
回路構成が複雑で電極数の多い半導体素子又は回路基板
をフィン(2)に搭載する際に、ワイヤの接続領域を確保
できないおそれがある。本発明は、半導体素子又は回路
基板を実装するフィンをフレーム本体に強固に取り付け
る半導体装置用リードフレームを提供することを目的と
する。
【０００７】
【課題を解決するための手段】本発明による半導体装置
用リードフレームは、長さ方向に所定の間隔で複数の開
口部(3)が形成された帯状のフレーム本体(1)と、フレー
ム本体(1)から開口部(3)内へ突出する複数の外部端子
(4)〜(11)と、外部端子(4)〜(11)に対向してフレーム本
体(1)の各開口部(3)内でフレーム本体(1)から下方にず
れて配置されるフィン(2)とを備え、開口部(3)の幅方向
縁部(3a)からフレーム本体(1)の長さ方向に開口部(3)内
へ突出する支持リード(12)に接続された取付板(14)にフ
ィン(2)を固定する。この半導体装置用リードフレーム
では、取付板(14)をフレーム本体(1)より下方に配置
し、フレーム本体(1)に対して傾斜するリード段差部(2
0)を介して取付板(14)に支持リード(12)を接続し、複数
の外部端子(4)〜(11)の少なくとも１つをフレーム本体
(1)の幅方向に開口部(3)内へ突出させて延長部(13)を形
成し、フレーム本体(1)に対して傾斜する端子段差部(2
1)を介して取付板(14)に延長部(13)を接続する。
【０００８】リード段差部(20)を介して支持リード(12)
をフィン(2)に固着すると共に、複数の外部端子(4)〜(1
1)の少なくとも１つを支持リード(12)に対して直角にフ
ィン(2)に固着するので、フィン(2)を強固且つ安定に支
持することができる。また、外部端子(4)〜(11)の少な
くとも１つをフィン(2)に固着するので、フィン(2)を支
持する機械的強度を増加して、フィン(2)を支持する支
持リード(12)を補強することができる。更に、延長部(1
3)によって支持リード(12)の捩れ又は曲げ等の変形によ
るフィン(2)の偏位を防止し、フィン(2)上への半導体素
子の固着及び半導体素子上の電極と外部端子とのワイヤ
ボンディングを正確に行うことができる。特に、フレー
ム本体(1)の長さ方向に突出する支持リード(12)にリー
ド段差部(20)を設けると共に、フレーム本体(1)の幅方
向に突出する延長部(13)に端子段差部(21)を形成するの
で、フレーム本体(1)の長さ方向及び幅方向に弾力をも
って取付板(14)を支持することができる。
【０００９】本発明の実施の形態では、支持リード(12)
の内端に一体に形成した取付板(14)に貫通孔(15)を設
け、フィン(2)に設けた突起(16)を取付板(14)の貫通孔
(15)に挿通して取り付け、取付板(14)を外部端子(4)の
延長部(13)と一体に形成する。
【００１０】ワイヤボンディングにより半導体素子(22)
上の電極と外部端子(5)〜(10)とを金属細線(23)により
接続する際に、半導体素子(22)の電極と外部端子(4)と
を金属細線(23)により直接接続せずに、外部端子(4)に
電気的に接続する取付板(14)に金属細線(23)を接続でき
るので、ワイヤボンディングによる接続面積が増大する
と共に、金属細線(23)を短縮化し、金属細線(23)の電気
的短絡事故を防止できる。
【００１１】
【発明の実施の形態】以下、本発明による半導体装置用
リードフレームの実施の形態を図１〜図４について説明
する。これらの図面では図５に示す箇所と同一の部分に
は同一の符号を付し説明を省略する。
【００１２】本実施の形態による半導体装置用リードフ
レームは、複数の外部端子(4)〜(11)のうち、最も外側
の外部端子(4)及び(11)を開口部(3)内に突出させて形成
した延長部(13)をフィン(2)に固着する点において従来
の半導体装置用リードフレームと相違する。
【００１３】外部端子(4)及び(11)には延長部(13)が一
体に且つフレーム本体(1)の幅方向に形成され、また延
長部(13)は取付板(14)と一体に形成される。図２に示す
ように、支持リード(12)にはリード段差部(20)が設けら
れ、外部端子(4)及び(11)の延長部(13)に端子段差部(2
1)が設けられ、取付板(14)はフレーム本体(1)より下方
に配置され且つリード段差部(20)と端子段差部(21)とに
接続される。取付板(14)の貫通孔(15)及びフィン(2)の
突起(16)は支持リード(12)及び外部端子(4)及び(11)の
延長部(13)の延長上に設けられる。図３に示すように、
取付板(14)にはフィン(2)上に半導体素子(22)が固着さ
れ、半導体素子(22)上の電極はワイヤボンディングによ
り金属細線(23)を介して対応する外部端子(5)〜(10)に
電気的に接続される。図示のように、外部端子(4)及び
(11)に金属細線(23)を接続する代わりに、半導体素子(2
2)と取付板(14)とをワイヤボンディングにより金属細線
(23)を介して電気的に接続することができる。その後、
フィン(2)、半導体素子(22)、金属細線(23)及び外部リ
ード(4)〜(11)の端部は、周知のトランスファモールド
方法によって形成される樹脂封止体(18)により被覆され
るが、フィン(2)の少なくとも下面、外部端子(4)の外側
及び支持リード(12)の連結部側は被覆されない。支持リ
ード(12)を樹脂封止体(18)の界面部分で切断し、フレー
ム本体(1)、連結条(17)及び支持リード(12)を除去する
ことによって、個別の半導体装置が完成する。
【００１４】外部端子(4)及び(11)をそれぞれフィン(2)
に固着するので、フィン(2)を支持する支持リード(12)
を補強でき、フィン(2)を支持する機械的強度を増加す
ることができる。延長部(13)によって支持リード(12)の
捩れ又は曲げ等の変形によるフィン(2)の偏位を防止
し、フィン(2)上への半導体素子の固着及び半導体素子
上の電極と外部端子とのワイヤボンディングを正確に行
うことができる。
【００１５】ワイヤボンディングにより半導体素子(22)
上の電極と外部端子(4)とを金属細線(23)により接続す
る際に、半導体素子(22)の電極と外部端子(4)とを金属
細線(23)により直接接続せずに、外部端子(4)に電気的
に接続する取付板(14)に金属細線(23)を接続できるの
で、ワイヤボンディングによる接続面積が増大すると共
に、金属細線(23)を短縮化し、金属細線(23)の電気的短
絡事故を防止することができる。支持リード(12)にリー
ド段差部(20)を設けると共に、外部端子(4)の延長部(1
3)に端子段差部(21)を形成するので、フレーム本体(1)
の長さ方向及び幅方向に弾力をもって取付板(14)を支持
することができる。
【００１６】本実施の形態では、下記の作用効果が得ら
れる。 ［１］ 支持リード(12)と外部端子(4)〜(11)の延長部
(13)とを取付板(14)に接続したため、フィン(2)の大き
な機械的取付強度が得られ、フィン(2)の大型化・大面
積化に対応できる。 ［２］ 取付板(14)の貫通孔(15)及びフィン(2)の突起
(16)との連結部は支持リード(12)及び外部端子(4)及び
(11)の延長部(13)の延長上に設けられるので、変形に対
する強度が増加する。 ［３］ 外部端子(4)及び(11)の延長部(13)を取付板(1
4)に接続するため、特別な接続部材を必要とせず、スペ
ースの有効活用を図ることができる。 ［４］ 取付板(14)をワイヤボンディング領域として利
用して、金属細線(23)の複雑な配線にも対応でき、金属
細線(23)を短縮化することができる。 ［５］ フィン(2)の変形を防止できるため、フィン(2)
に対し半導体素子(22)若しくは回路基板を確実に実装す
ることができ、半導体素子(22)若しくは回路基板の電極
と外部端子(4)〜(11)とのワイヤボンディングを容易且
つ正確に行うことができる。
【００１７】図１及び図３に示す半導体装置用リードフ
レームでは、１個の取付板(14)は２本の支持リード(12)
と２本の外部端子(4)及び(11)の延長部(13)に接続さ
れ、フィン(2)は確実に保持される。図４（Ａ）に示す
ように、取付板(14)の中央部にスリット(14a)を形成し
て、取付板(14)を２分割してもよい。また、図４（Ｂ）
に示すように、１本の支持リード(12)と１本の外部端子
(4)の延長部(13)に１個の取付板(14)を接続してもよ
い。また、フィン(2)の突起(16)と取付板(14)とを、加
締め以外に溶接若しくは半田付け又はこれらの併用で固
定してもよい。
【００１８】
【発明の効果】前記の通り、本発明による半導体装置用
リードフレームでは、フィンを強固に支持できるので、
半導体装置の信頼性を改善すると共に、製造歩留まりを
向上することができる。
【図面の簡単な説明】
【図１】 本発明による半導体装置用リードフレームの
平面図
【図２】 図１の要部を示す部分斜視図
【図３】 金属細線を設けた半導体装置用リードフレー
ムの平面図
【図４】 本発明の他の実施の形態を示す半導体装置用
リードフレームの平面図
【図５】 従来の半導体装置用リードフレームの平面図
【図６】 支持リードとフィンとの接続構造を示す断面
図
【符号の説明】
(1)・・フレーム本体、 (2)・・フィン、 (3)・・開
口部、 (3a)・・幅方向縁部、 (4)〜(11)・・外部端
子、 (12)・・支持リード、 (13)・・延長部、 (14)
・・取付板、 (15)・・貫通孔、 (16)・・突起、 (1
7)・・連結条、(18)・・樹脂封止体、 (20)・・リード
段差部、 (21)・・端子段差部、 (22)・・半導体素
子、 (23)・・金属細線、
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 長さ方向に所定の間隔で複数の開口部が
    形成された帯状のフレーム本体と、該フレーム本体から
    前記開口部内へ突出する複数の外部端子と、該外部端子
    に対向して前記フレーム本体の各開口部内で前記フレー
    ム本体から下方にずれて配置されるフィンとを備え、前
    記開口部の幅方向縁部からフレーム本体の長さ方向に前
    記開口部内へ突出する支持リードに接続された取付板に
    前記フィンを固定した半導体装置用リードフレームにお
    いて、 前記取付板を前記フレーム本体より下方に配置し、 前記フレーム本体に対して傾斜するリード段差部を介し
    て前記取付板に前記支持リードを接続し、 前記複数の外部端子の少なくとも１つを前記フレーム本
    体の幅方向に前記開口部内へ突出させて延長部を形成
    し、 前記フレーム本体に対して傾斜する端子段差部を介して
    前記取付板に前記延長部を接続したことを特徴とする半
    導体装置用リードフレーム。
  2. 【請求項２】 前記支持リードの内端に一体に形成した
    取付板に貫通孔を設け、前記フィンに設けた突起を前記
    取付板の貫通孔に挿通して取り付け、前記取付板を前記
    外部端子の延長部と一体に形成した請求項１に記載の半
    導体装置用リードフレーム。
JP2479199A 1999-02-02 1999-02-02 半導体装置用リードフレーム Expired - Fee Related JP3036597B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2479199A JP3036597B1 (ja) 1999-02-02 1999-02-02 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2479199A JP3036597B1 (ja) 1999-02-02 1999-02-02 半導体装置用リードフレーム

Publications (2)

Publication Number Publication Date
JP3036597B1 true JP3036597B1 (ja) 2000-04-24
JP2000223641A JP2000223641A (ja) 2000-08-11

Family

ID=12148021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2479199A Expired - Fee Related JP3036597B1 (ja) 1999-02-02 1999-02-02 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JP3036597B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4534675B2 (ja) * 2004-08-31 2010-09-01 株式会社デンソー 集積回路装置

Also Published As

Publication number Publication date
JP2000223641A (ja) 2000-08-11

Similar Documents

Publication Publication Date Title
US8659146B2 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing
US6114750A (en) Surface mount TO-220 package and process for the manufacture thereof
EP0468475B1 (en) Power semiconductor device suitable for automation of production
US5233131A (en) Integrated circuit die-to-leadframe interconnect assembly system
KR100990527B1 (ko) 휨저항성 기부판을 갖는 전력 반도체 모듈
CN112185923A (zh) 半导体装置的引线框架组件
JP4431756B2 (ja) 樹脂封止型半導体装置
JP2000091488A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JP3036597B1 (ja) 半導体装置用リードフレーム
JP2515406B2 (ja) 樹脂封止型半導体装置
KR0148078B1 (ko) 연장된 리드를 갖는 리드 온 칩용 리드프레임
JP2705030B2 (ja) リードフレームおよび放熱板および半導体装置
JPH08139241A (ja) リードフレームおよびそれを用いた半導体集積回路装置
KR100281133B1 (ko) 칩 스케일 패키지 모듈 및 그 제조방법
KR100487464B1 (ko) 리드프레임을이용한반도체칩패키지
JP3670636B2 (ja) 電子部品を実装した電子装置
KR100321149B1 (ko) 칩사이즈 패키지
JPH1117094A (ja) 半導体チップ搭載ボード及びその実装構造
JPS5915386B2 (ja) 半導体装置用ヘッダの製造方法
JP3396948B2 (ja) 樹脂モールド型半導体装置
JP3089384B2 (ja) 集積回路素子搭載用基板
JPS63160262A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP2979637B2 (ja) 半導体装置
JP2965028B1 (ja) 放熱板を有するリードフレーム
JPS5812452Y2 (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080225

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20090225

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100225

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20110225

LAPS Cancellation because of no payment of annual fees