JP2705030B2 - リードフレームおよび放熱板および半導体装置 - Google Patents

リードフレームおよび放熱板および半導体装置

Info

Publication number
JP2705030B2
JP2705030B2 JP1043646A JP4364689A JP2705030B2 JP 2705030 B2 JP2705030 B2 JP 2705030B2 JP 1043646 A JP1043646 A JP 1043646A JP 4364689 A JP4364689 A JP 4364689A JP 2705030 B2 JP2705030 B2 JP 2705030B2
Authority
JP
Japan
Prior art keywords
heat sink
leads
semiconductor device
lead
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1043646A
Other languages
English (en)
Other versions
JPH02222166A (ja
Inventor
隆雄 瀬川
和男 白川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP1043646A priority Critical patent/JP2705030B2/ja
Publication of JPH02222166A publication Critical patent/JPH02222166A/ja
Application granted granted Critical
Publication of JP2705030B2 publication Critical patent/JP2705030B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置用放熱板及び半導体装置に関し、
特に、リードフレームとは別体として放熱特性の高い放
熱板を利用する場合において、この放熱板を固定するリ
ードを信号線として利用できる半導体装置用放熱板と半
導体装置に関するものである。
(従来の技術) 半導体装置は、一般に、周辺の枠から略中央に向けて
延在する多数のリードを備えるリードフレームの上記略
中央付近に半導体チップを固定し、その電極のそれぞれ
と上記リードのそれぞれとを電気的に接続した後、上記
多数のリードを電気的に相互に切断して構成されるもの
である。
半導体チップは、一般に、上記多数のリードのうちの
一本又は数本に接続されたアイランド上に固定される
が、この場合、半導体チップから発生する熱量が多い
と、この熱によって半導体装置自体が損傷を受けること
がある。
このため、発生する熱量の多い半導体チップを適用す
る場合には、上記アイランドとは別に放熱特性に優れた
放熱板を使用し、この放熱板をリードフレームに固定す
ると共に、この放熱板上に上記半導体チップを載置して
上記熱を効率的に放熱できる半導体装置が適用されてい
る。
このような放熱板をリードフレームに固定する方法に
は種種のものが知られており、例えば、実開昭53−1335
71号公報では、リードの先端に広面積の放熱板を延設さ
せ、リード先端部から折り曲げてその中央付近に放熱板
を位置させた半導体装置が提案されている。
また、特開昭54−2068号公報には、リードとは別にリ
ードフレームにタブを設け、このリードフレームとき別
体の放熱板を上記タブとかしめることにより一体化した
半導体装置が提案されている。
また、更に、特開昭51−8783号公報には、上記リード
の先端部を屈曲させ、この屈曲部分に別体の放熱板を固
定する方法が記載されている。
(発明が解決しようとする課題) しかしながら、これら従来の技術においては、放熱板
を固定するリードやタブがいずれも放熱板と電気的に接
続されており、このため、上記リードに半導体チップの
電極を接続して信号線として利用することができず、こ
のため、その分だけ半導体チップが大型化せざるを得な
いという問題点があった。
本発明は、このような技術的課題に鑑みてなされたも
のであって、放熱板を固定するリードを信号線として利
用できる半導体装置用放熱板と半導体装置を提供するこ
とを目的とするものである。
(課題を解決するための手段) すなわち、請求項1に係る発明は、周辺のフレームか
ら略中央に向けて延在する多数のリードを備えるリード
フレームの上記中央付近に固定され、半導体チップを載
置してこの半導体チップから発生する熱を放熱する半導
体装置用放熱板において、 高熱伝導性の放熱板本体と、この放熱板本体の外周に
一体的に設けられ、上記リード先端の折り曲げ部を嵌め
込んで放熱板本体とリードとの位置を規正すると共に、
この両者を固定する電気絶縁性樹脂とを備えることを特
徴とする半導体装置用放熱板である。
そして、請求項1に係る発明においては、高熱伝導性
の放熱板本体とリードとが電気絶縁性樹脂によって位置
規正して固定されているため、放熱板本体とリードとの
電気的接続がなく、従ってこのリードを半導体チップの
電極と接続して信号線として利用することが可能とな
る。
また、請求項2に係る発明は、請求項1に係る放熱板
を利用した半導体装置に関するものであって、すなわ
ち、 周辺から略中央に向けて延在する多数のリードと、 このリード先端に固定された放熱板と、 この放熱板の上に載置され、その電極のそれぞれが上
記リードのそれぞれと電気的に接続された半導体チップ
と、 これら放熱板、リード及び半導体チップの全体を封止
するパッケージ樹脂とを備え、 上記放熱板が、高熱伝導性の放熱板本体と、この放熱
板本体の外周に一体的に設けられ、上記リード先端の折
り曲げ部を嵌め込んで放熱板本体とリードとの位置を規
正すると共に、この両者を固定する電気絶縁性樹脂とを
備えることを特徴とする半導体装置である。
本発明に係る放熱板本体としては、42アロイ、Cu、Su
S、コバール等の金属板が好ましく適用できる。尚、こ
れに限らず、セラミック板を利用することも可能であ
る。
(作用) 本発明によれば、高熱伝導性の放熱板本体とリードと
が電気絶縁性樹脂によって位置規正して固定されている
ため、放熱板本体とリードとの電気的接続がなく、従っ
てこのリードを半導体チップの電極と接続して信号線と
して利用することが可能である。
(実施例) 以下、図面を参照して本発明の実施例を説明する。
(実施例1) 第3図は本発明の実施例に係る放熱板本体の斜視図で
あり、第4図は放熱板の斜視図である。また、第2図は
この放熱板に適用するリードフレームの一部斜視図、第
1図のこのリードフレーム製造工程を示す一部斜視図で
あり、第5図はこれらの放熱板とリードフレームとを利
用した半導体装置の要部斜視図、第6図はその断面図で
ある。
第1図において、リードフレーム11は、図示しない枠
から中央方向に向けて延在する多数のリード13を備えて
構成されている。これら多数のリード13のうち、その一
部のリードは放熱板を固定するために適用されるリード
12であり、その先端は折り曲げ部14により相互に接続さ
れ、この折り曲げ部14には封止樹脂の侵入する孔が設け
られている。
そして、この折り曲げ部14は、第2図に示すように、
垂直に折り曲げて利用される。
次に、放熱板本体21は第4図のような形状を有してお
り、その互いに対向する両側面に溝状の嵌め込み部23を
有する封止樹脂22を設けて放熱板とする(第4図参
照)。
そして、上記折り曲げ部14を嵌め込み部に嵌め込ん
で、上記リードフレームと放熱板とを一体化すると共
に、この両者の相対位置を規正する。
次に、上記放熱板本体21の上に半導体チップ25を載置
する。尚、この際、放熱板とリードとの相対位置が上記
溝嵌め込み部と折り曲げ部とで規正されているため、半
導体チップ25を正確に放熱板本体21の上に載置すること
が可能となる。そして、リード13との間でワイヤーボン
ディング26を施し、更に全体をパッケージ樹脂27で封止
して半導体装置を得ることができる(第5図及び第6図
参照)。
(実施例2) 第7図は本発明の別の実施例に係るリードフレームの
一部斜視図であり、このように四方向に折り曲げ部34が
あると、四方向に位置規正ができる。その他は実施例1
と同様である。
(実施例3) 第8図は本発明の別の実施例に係るリードフレームの
一部斜視図であり、第9図はこのリードフレームとを利
用した半導体装置の要部斜視図、第10図はその断面図で
ある。
このリードフレームにおいては、放熱板固定用リード
52は折り曲げ部54の他に、この折り曲げ部54と本体のリ
ード52との間に連設部55が設けられ、実施例1に係るリ
ードフレームに比べて強度が増大されている。
尚、その利用方法は、実施例1又は2と同様である
(第9図及び第10図参照)。
(実施例4) 第11図は本発明の別の実施例に係る放熱板本体101の
斜視図であり、この放熱板本体101の四周には、リード
先端が当接する切り欠け103が設けられている。そし
て、第13図に示すように、この切りか欠け103に電気絶
縁性樹脂108を適用し、リード先端を固定する。尚、第1
2図は半導体装置の要部斜視図である。
本発明においては、この他、第14図〜第20図に示すよ
うな種種の放熱板を利用することができる。
(発明の効果) 本発明によれば、放熱板本体とリードとの電気的接続
がなく、従ってこのリードを半導体チップの電極と接続
して信号線として利用することができるため、リードの
利用効率が高くなり、半導体装置を全体として小さくす
ることができるという効果を奏する。
【図面の簡単な説明】
第1図のリードフレーム製造工程を示す一部斜視図、第
2図はリードフレームの一部斜視図、第3図は本発明の
実施例に係る放熱板本体の斜視図、第4図は放熱板の斜
視図、第5図はこれら放熱板とリードフレームとを利用
した半導体装置の要部斜視図、第6図はその断面図であ
る。 また、第7図は本発明の別の実施例に係るリードフレー
ムの一部斜視図である。 また、第8図は本発明の別の実施例に係るリードフレー
ムの一部斜視図、第9図はこのリードフレームとを利用
した半導体装置の要部斜視図、第10図はその断面図であ
る。 第11図は本発明の別の実施例に係る放熱板本体の斜視
図、第12図は半導体装置の要部斜視図、第13図はその断
面図である。 また、第14図〜第20図は、それぞれ、他の実施例に係る
放熱板の断面図である。 11、31、51、91、……リードフレーム 12、32、52……放熱板固定用リード 13、33、53、93……リード 14、34、54……折り曲げ部 55……連設部 21、61、101、211、221、231、241、251、261、271……
放熱板本体 22、62、108、212、222、232、242、252、262、272……
封止樹脂 23、63、103……嵌め込み部 25、65、105……半導体チップ 26、66、106……ボンディング 27、67、……パッケージ樹脂
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−2068(JP,A) 特開 昭64−47058(JP,A) 実開 昭53−133571(JP,U) 特公 昭51−8783(JP,B2) 特公 昭51−4906(JP,B2)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】周辺から略中央に向けて延在する多数のリ
    ードと、 このリードに含まれる複数のリードの先端に固定された
    放熱板と、 この放熱板の上に載置され、その電極のそれぞれが上記
    リードのそれぞれと電気的に接続された半導体チップ
    と、 これら放熱板、リード及び半導体チップの全体を封止す
    るパッケージ樹脂とを備え、 上記放熱板固定用の複数のリードが折り曲げ部により相
    互に接続されており、 かつ、上記放熱板が、高熱伝導性の放熱板本体と、この
    放熱板本体の外周に一体的に設けられ、上記折り曲げ部
    を嵌め込んで放熱板本体とリードとの位置を規制すると
    共に、この両者を固定する電気絶縁性樹脂とを備えるこ
    とを特徴とする半導体装置。
JP1043646A 1989-02-23 1989-02-23 リードフレームおよび放熱板および半導体装置 Expired - Fee Related JP2705030B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1043646A JP2705030B2 (ja) 1989-02-23 1989-02-23 リードフレームおよび放熱板および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1043646A JP2705030B2 (ja) 1989-02-23 1989-02-23 リードフレームおよび放熱板および半導体装置

Publications (2)

Publication Number Publication Date
JPH02222166A JPH02222166A (ja) 1990-09-04
JP2705030B2 true JP2705030B2 (ja) 1998-01-26

Family

ID=12669629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1043646A Expired - Fee Related JP2705030B2 (ja) 1989-02-23 1989-02-23 リードフレームおよび放熱板および半導体装置

Country Status (1)

Country Link
JP (1) JP2705030B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2820645B2 (ja) * 1994-08-30 1998-11-05 アナム インダストリアル カンパニー インコーポレーティド 半導体リードフレーム
FR2764114B1 (fr) * 1997-06-02 2003-04-25 Sgs Thomson Microelectronics Dispositif semi-conducteur muni d'un dissipateur thermique
JP2007165458A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd リードフレームとその製造方法
EP2608257B1 (en) * 2010-08-20 2017-08-30 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS518783A (en) * 1974-07-12 1976-01-23 Tokyo Shibaura Electric Co Hanshagataranpuno seizohoho
JPS5721324Y2 (ja) * 1977-03-29 1982-05-08
JPS542068A (en) * 1977-06-07 1979-01-09 Mitsubishi Electric Corp Manufacture for semiconductor device

Also Published As

Publication number Publication date
JPH02222166A (ja) 1990-09-04

Similar Documents

Publication Publication Date Title
US4937656A (en) Semiconductor device
US5053855A (en) Plastic molded-type semiconductor device
JPH02306656A (ja) 樹脂封止型半導体装置
JP2001156219A (ja) 半導体装置
US4095253A (en) Single in-line high power resin-packaged semiconductor device having an improved heat dissipator
JPH08321576A (ja) リードフレームを実現する方法および集積回路ケーシング
JP2705030B2 (ja) リードフレームおよび放熱板および半導体装置
JP2000349353A (ja) ペルチェモジュールおよびそれを備えた光通信用モジュール
JPH0773122B2 (ja) 封止型半導体装置
JPH0637217A (ja) 半導体装置
JPH06291230A (ja) 複合半導体装置の製造方法
JPH05315520A (ja) 表面実装型半導体装置及びそのアウターリードの折り曲げ加工方法
JPS6329413B2 (ja)
JP3036597B1 (ja) 半導体装置用リードフレーム
JPS638618B2 (ja)
JP2944588B2 (ja) 半導体装置及び半導体装置用リードフレーム
JPH11284119A (ja) 半導体集積デバイスの放熱構造
JPH0522391B2 (ja)
JPS60138945A (ja) 封止型半導体装置
JPS6217382B2 (ja)
JP2600898B2 (ja) 薄型パッケージ装置
JPS5915386B2 (ja) 半導体装置用ヘッダの製造方法
JPS60140742A (ja) リードフレーム及びその実装方法
JP2681178B2 (ja) トランジスタ取付け方法
JPH01154543A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees