JPS625647A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS625647A JPS625647A JP14508385A JP14508385A JPS625647A JP S625647 A JPS625647 A JP S625647A JP 14508385 A JP14508385 A JP 14508385A JP 14508385 A JP14508385 A JP 14508385A JP S625647 A JPS625647 A JP S625647A
- Authority
- JP
- Japan
- Prior art keywords
- sealing
- cap
- voids
- sealing material
- projections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
加圧部材或いは加圧部材とシール材の両者に複数個の突
起あるいは帯状の突起を備えたものを使用することによ
りボイドの発生を抑制するＩＣパッケージの封止方法。
起あるいは帯状の突起を備えたものを使用することによ
りボイドの発生を抑制するＩＣパッケージの封止方法。
本発明はボイドの発生を抑制したＩＣパッケージの封止
方法に関する。
方法に関する。
ＩＣパッケージは多数の外部配線接続用リードを備えた
多層化したアルミナ磁器を用いて形成されており、金属
化されているパッケージの凹部にＩＣチップを共晶ボン
ディング或いは接着剤などを用いて固定した後、ＩＣチ
ップの周辺に設けられているポンディングパッドとＩＣ
パッケージに設けであるインナーリードの先端とをワイ
ヤボンディングを行って回路接続を行った後、このパッ
ケージに金属或いはセラミックからなるキャップを半田
などの鑞材、低融点ガラス或いはエポキシ樹脂などを用
いて封止することよりハーメチックシールが行われてい
る。
多層化したアルミナ磁器を用いて形成されており、金属
化されているパッケージの凹部にＩＣチップを共晶ボン
ディング或いは接着剤などを用いて固定した後、ＩＣチ
ップの周辺に設けられているポンディングパッドとＩＣ
パッケージに設けであるインナーリードの先端とをワイ
ヤボンディングを行って回路接続を行った後、このパッ
ケージに金属或いはセラミックからなるキャップを半田
などの鑞材、低融点ガラス或いはエポキシ樹脂などを用
いて封止することよりハーメチックシールが行われてい
る。
かかる封止はＩＣの長期に互っての気密性を保証するた
めにシール部にボイド（気泡）が含まれていないことが
必要条件となる。
めにシール部にボイド（気泡）が含まれていないことが
必要条件となる。
然し、ＩＣの集積化が進んでＬＳＩ、ＶＬＳＩと大容量
化されるに従ってＩＣチップのサイズも大きくなり、そ
れと共にＩＣパッケージも大形化したため、封着部にボ
イドが含まれ易くなり、封止不良が増加する傾向にある
。
化されるに従ってＩＣチップのサイズも大きくなり、そ
れと共にＩＣパッケージも大形化したため、封着部にボ
イドが含まれ易くなり、封止不良が増加する傾向にある
。
先に記したようにＩＣパンケージはアルミナ磁器で構成
されており、これに金属或いはアルミナからなる板状の
キャップを載置し、シール材を用いて加圧封止されてい
る。
されており、これに金属或いはアルミナからなる板状の
キャップを載置し、シール材を用いて加圧封止されてい
る。
以下シール材として半田を使用する場合について説明す
ると次のようになる。
ると次のようになる。
すなわちＩＣパッケージの封止面はタングステン（Ｗ）
、モリブデン（ＭＯ）などの高融点金属をメタライズし
た後、ニッケル（Ｎｉ）および金（Ａｕ）の複合メッキ
を施してあり、接着し易いように構成されている。
、モリブデン（ＭＯ）などの高融点金属をメタライズし
た後、ニッケル（Ｎｉ）および金（Ａｕ）の複合メッキ
を施してあり、接着し易いように構成されている。
またこれに封着するキャップについても同様であって、
セラミックからなる場合はパッケージの接合面と同様に
メタライズされており、また鉄（Ｆｅ）ニッケル合金か
らなる場合もＮｉメッキ或いはＮｉクラッド処理が施さ
れており、接着し易いよう構成されている。
セラミックからなる場合はパッケージの接合面と同様に
メタライズされており、また鉄（Ｆｅ）ニッケル合金か
らなる場合もＮｉメッキ或いはＮｉクラッド処理が施さ
れており、接着し易いよう構成されている。
また封着に使用するシール材としては融点が約２８０℃
の金・錫（Ｓｎ）合金或いは鉛・錫合金すなわち半田が
材質として使用され、この材料からなる厚さ約５０μｍ
の箔をパッケージの接合寸法に打抜き（プレホーム）し
、正確に位置合わせして封止が行われている。
の金・錫（Ｓｎ）合金或いは鉛・錫合金すなわち半田が
材質として使用され、この材料からなる厚さ約５０μｍ
の箔をパッケージの接合寸法に打抜き（プレホーム）し
、正確に位置合わせして封止が行われている。
第１図および第２図は本発明を使用した封止方法を示す
ものであるが、構成は従来と変わるところはない。
ものであるが、構成は従来と変わるところはない。
すなわち図の実施例の場合はピングリッドアレー形の基
体１の上にシール材２、キャップ３と正確に位置合わせ
しながら積層し、この上にアルミナ磁器からなる加圧部
材４を置くと共に大形のクリップなどを用いて基体ｌと
加圧部材４との間に圧力を加え、この状態でシール材２
の融点以上の温度に保持されている還元雰囲気例えば水
素（Ｈ２）中を通すことによりキャップ３の基体１への
封着が行われている。
体１の上にシール材２、キャップ３と正確に位置合わせ
しながら積層し、この上にアルミナ磁器からなる加圧部
材４を置くと共に大形のクリップなどを用いて基体ｌと
加圧部材４との間に圧力を加え、この状態でシール材２
の融点以上の温度に保持されている還元雰囲気例えば水
素（Ｈ２）中を通すことによりキャップ３の基体１への
封着が行われている。
然し、先に記したように大容量化によってパッケージ１
が大形化し、それに従ってキャップ３の大きさが増すと
封止部でのボイドの発生も多くなり、この対策が求めら
れている。
が大形化し、それに従ってキャップ３の大きさが増すと
封止部でのボイドの発生も多くなり、この対策が求めら
れている。
以上記したようにＩＣパッケージの大形化に比例して基
体へのキャップ封止に当たって封止部にボイドが発生し
易く、工程歩留りを低下しているが、このボイドの発生
を抑制した封止方法を確立することが問題である。
体へのキャップ封止に当たって封止部にボイドが発生し
易く、工程歩留りを低下しているが、このボイドの発生
を抑制した封止方法を確立することが問題である。
Ｃ問題点を解決するための手段〕
上記の問題はキャップとの接触面に複数個の突起あるい
は帯状の突起を備えた加圧部材を用いて封止を行うか、
更にこれに複数個の突起あるいは帯状の突起を備えたシ
ール材を使用して行う封止方法をとることにより解決す
ることができる。
は帯状の突起を備えた加圧部材を用いて封止を行うか、
更にこれに複数個の突起あるいは帯状の突起を備えたシ
ール材を使用して行う封止方法をとることにより解決す
ることができる。
封止部にボイドが発生する理由は接合面積が増すに従っ
て完全な平坦面を作ることが難しくなること及び基体内
部と外部とに気圧の差を生ずることによる。
て完全な平坦面を作ることが難しくなること及び基体内
部と外部とに気圧の差を生ずることによる。
すなわち基体１はアルミナ磁器で形成されているが、焼
成温度が１５００℃以上と高いために反りが起こり易く
、そのために基体１とキャップ３を完全に面接触させる
ことは困難であり、柔らかい材質からなるシール材２を
クッションとして用いても接合は容易ではない。
成温度が１５００℃以上と高いために反りが起こり易く
、そのために基体１とキャップ３を完全に面接触させる
ことは困難であり、柔らかい材質からなるシール材２を
クッションとして用いても接合は容易ではない。
次に基体１の内部にはＩＣチップ搭載部に空隙があり、
この中に存在するガス或いは空気は封止温度（約３００
°Ｃ）に加熱され膨張することより１気圧以上に上昇し
、このため弱点部を通って外部に逃げる傾向にあり、こ
れが原因でボイドが発生し易い。
この中に存在するガス或いは空気は封止温度（約３００
°Ｃ）に加熱され膨張することより１気圧以上に上昇し
、このため弱点部を通って外部に逃げる傾向にあり、こ
れが原因でボイドが発生し易い。
また封止処理温度で基体の内外圧が平衡している状態で
温度が降下すると基体内部が負圧となるので未硬化の状
態のシール材２が吸引されて内部に飛敗し、搭載してい
るＩＣチップを不良とする問題がある。
温度が降下すると基体内部が負圧となるので未硬化の状
態のシール材２が吸引されて内部に飛敗し、搭載してい
るＩＣチップを不良とする問題がある。
第６図は一例として不良品についてボイド５の発生個所
を示すものであり、ボイド５はパッケージ１の四隅およ
びこの中間領域に細長く発生する傾向にある。
を示すものであり、ボイド５はパッケージ１の四隅およ
びこの中間領域に細長く発生する傾向にある。
本発明はこれらの問題を解決するために従来のような均
一加圧を避け、加圧部材４の四隅に突起を設けるか、或
いは帯状の突起を設けて選択的に加圧することによりボ
イド５の発生を防ぎ、またパッケージの内外圧差による
シール材の飛散或いはボイドの発生はシール材２の膜厚
が大きな場合に起き易いことからシール材２についても
四隅に突起を設けるか或いは帯状の突起を設け、ボイド
の発生し易い部分を優先的に加圧するようにすることに
よりボイド発″生を抑制するものである。
一加圧を避け、加圧部材４の四隅に突起を設けるか、或
いは帯状の突起を設けて選択的に加圧することによりボ
イド５の発生を防ぎ、またパッケージの内外圧差による
シール材の飛散或いはボイドの発生はシール材２の膜厚
が大きな場合に起き易いことからシール材２についても
四隅に突起を設けるか或いは帯状の突起を設け、ボイド
の発生し易い部分を優先的に加圧するようにすることに
よりボイド発″生を抑制するものである。
第３図〜第５図は本発明を実施した加圧部材の構造を示
すもので、同図（Ａ）は平面図また同図（Ｂ）は正面図
である。
すもので、同図（Ａ）は平面図また同図（Ｂ）は正面図
である。
すなわち第３図は加圧部材４の四隅に円形の突起６があ
る場合で、また第４図は楕円形の突起７を設ける場合で
何れも四隅にボイドが発生し易い状態の時に使用すると
効果的である。
る場合で、また第４図は楕円形の突起７を設ける場合で
何れも四隅にボイドが発生し易い状態の時に使用すると
効果的である。
また第４図に示す楕円形の突起７を備えた加圧部材４は
パッケージのサイズが異なる場合にも使用でき、従って
融通がきくと云う利点がある。
パッケージのサイズが異なる場合にも使用でき、従って
融通がきくと云う利点がある。
また第５図は帯状の突起８を備えた加圧部材４で帯状の
ボイド５が発生し易い場合に使用すると効果的である。
ボイド５が発生し易い場合に使用すると効果的である。
次に第７図と第８図は本発明を適用したシール材で同図
（Ａ）は平面図、また同図（Ｂ）は正面図である。
（Ａ）は平面図、また同図（Ｂ）は正面図である。
すなわち第７図の場合は四隅に角形の突起９があるシー
ル材２の場合で、四隅にボイドが発生し易い場合に使用
すると効果的である。
ル材２の場合で、四隅にボイドが発生し易い場合に使用
すると効果的である。
また第８図は帯状の突起１０があるシール材２で、パッ
ケージの側面に沿って帯状のボイドが発生し易い場合に
効果的である。
ケージの側面に沿って帯状のボイドが発生し易い場合に
効果的である。
さて、第１図と第２図は共に本発明に係るＩＣパッケー
ジの封止法を示すもので、第１図は第３図に示す加圧部
材４を用いて封止する場合、また第２図はこれに更に第
７図に示すシール材２を併用して封止する場合を示して
いる。
ジの封止法を示すもので、第１図は第３図に示す加圧部
材４を用いて封止する場合、また第２図はこれに更に第
７図に示すシール材２を併用して封止する場合を示して
いる。
次に本発明の実施例としてキャップサイズが２０ｕ角の
ＩＣパッケージを封止する場合、従来のままの平坦な加
圧部材および厚さが約５０μｍの平坦なシール材を用い
て封止を行う場合はボイドの発生が製品の３０〜４０％
に互って検出されるが、加圧部材に対して本発明を適用
する場合はボイドの発生を１０〜２０％に減らすことが
でき、またシール材に対しても適用することにより５％
以下にまで減らすことができた。
ＩＣパッケージを封止する場合、従来のままの平坦な加
圧部材および厚さが約５０μｍの平坦なシール材を用い
て封止を行う場合はボイドの発生が製品の３０〜４０％
に互って検出されるが、加圧部材に対して本発明を適用
する場合はボイドの発生を１０〜２０％に減らすことが
でき、またシール材に対しても適用することにより５％
以下にまで減らすことができた。
以上記したように本発明の実施により大形のパッケージ
に対してもボイドの抑制が可能となり、これにより収率
の向上が可能となる。
に対してもボイドの抑制が可能となり、これにより収率
の向上が可能となる。
第１図と第２図は本発明を適用したＩＣパッケージの正
面図、 第３図〜第５図は本発明を適用した加圧部材で同図（Ａ
）は平面図、同図（Ｂ）は正面図、第６図はボイド発生
個所を示す平面図、第７図と第８図は本発明を適用した
シール材で同図（’Ａ ）は平面図、同図（Ｂ）は正面
図、である。 図において、 １は基体、 ２はシール材、３はキャッ
プ、 ４は加圧部材、５はボイド、
６は円形の突起、７は楕円形の突起、 ８，
１０は帯状の突起、９は角形の突起、 である。 検σ月″を適斤阿ムを才ＩＣ／マ・ンイｌニラ〕゛
４ｆσ肛メη閂９ＵｔヒＩＣツマ、クニジ蕃３図
＄４図
面図、 第３図〜第５図は本発明を適用した加圧部材で同図（Ａ
）は平面図、同図（Ｂ）は正面図、第６図はボイド発生
個所を示す平面図、第７図と第８図は本発明を適用した
シール材で同図（’Ａ ）は平面図、同図（Ｂ）は正面
図、である。 図において、 １は基体、 ２はシール材、３はキャッ
プ、 ４は加圧部材、５はボイド、
６は円形の突起、７は楕円形の突起、 ８，
１０は帯状の突起、９は角形の突起、 である。 検σ月″を適斤阿ムを才ＩＣ／マ・ンイｌニラ〕゛
４ｆσ肛メη閂９ＵｔヒＩＣツマ、クニジ蕃３図
＄４図
Claims (2)
- （１）半導体チップが搭載された基体（１）上の封止部
に、該封止部に対応した略角形の帯状枠からなるシール
材（２）を介してキャップ（３）を被せ、該キャップ（
３）上から加圧して該シール材（２）を加熱溶融せしめ
、該キャップ（３）を該接着部に接着して封止する半導
体装置の製造方法において、前記シール材（２）として
角部分または帯状部の略中央部分が部分的に厚く形成さ
れた板材を用いることを特徴とする半導体装置の製造方
法。 - （２）半導体チップが搭載された基体（１）上の封止部
に該封止部に対応した略角形の帯状枠からなるシール材
（２）を介してキャップ（３）を被せ、該キャップ（３
）の上から加圧部材（４）により加圧して該シール材（
２）を加熱溶融せしめ、該キャップ（３）を該封止部に
接着して封止する半導体装置の製造方法において、前記
加圧部材（４）として前記シール材（２）の角部分また
は帯状部の略中央部に対応した領域に前記キャップに対
向して突起が形成された部材を用いることを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14508385A JPS625647A (ja) | 1985-07-02 | 1985-07-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14508385A JPS625647A (ja) | 1985-07-02 | 1985-07-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS625647A true JPS625647A (ja) | 1987-01-12 |
Family
ID=15376986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14508385A Pending JPS625647A (ja) | 1985-07-02 | 1985-07-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS625647A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5940552A (ja) * | 1982-08-30 | 1984-03-06 | Hitachi Ltd | 半導体装置のキヤツプ取付構造 |
| JPS60117644A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1985
- 1985-07-02 JP JP14508385A patent/JPS625647A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5940552A (ja) * | 1982-08-30 | 1984-03-06 | Hitachi Ltd | 半導体装置のキヤツプ取付構造 |
| JPS60117644A (ja) * | 1983-11-30 | 1985-06-25 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4757398B2 (ja) | 半導体装置の製造方法 | |
| JPH07221218A (ja) | 半導体装置 | |
| JPH11219984A (ja) | 半導体装置パッケージおよびその製造方法ならびにそのための回路基板 | |
| JPH0794553A (ja) | 半導体装置およびその製造方法 | |
| JPS63119552A (ja) | Ｌｓｉチツプ | |
| JPH0831864A (ja) | 陽極接合法を用いて製造した電子部品及び電子部品の製造方法 | |
| JPH08306738A (ja) | 半導体装置およびその製造方法 | |
| JP2001024085A (ja) | 半導体装置 | |
| JP2000307049A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JP4626445B2 (ja) | 半導体パッケージの製造方法 | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| JPS625647A (ja) | 半導体装置の製造方法 | |
| JP2001298102A (ja) | 機能素子の実装構造およびその製造方法 | |
| TWI230449B (en) | High heat dissipation micro package of semiconductor chip | |
| JPH0964080A (ja) | 半導体装置及びその製造方法 | |
| JP2817425B2 (ja) | 半導体装置の実装方法 | |
| JP3703960B2 (ja) | 半導体装置 | |
| JPH0350736A (ja) | 半導体チップのバンプ製造方法 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JPH11260950A (ja) | 半導体装置及びその製造方法 | |
| JPH03237747A (ja) | 半導体装置 | |
| JPH04192450A (ja) | 複合リードフレーム | |
| JPH08288324A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH04359457A (ja) | 半導体装置およびその製造方法 | |
| JP2000183109A (ja) | 配線基板の製造方法 |