JPS60117644A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60117644A
JPS60117644A JP58224335A JP22433583A JPS60117644A JP S60117644 A JPS60117644 A JP S60117644A JP 58224335 A JP58224335 A JP 58224335A JP 22433583 A JP22433583 A JP 22433583A JP S60117644 A JPS60117644 A JP S60117644A
Authority
JP
Japan
Prior art keywords
main body
cap
glass layer
ceramic
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58224335A
Other languages
English (en)
Other versions
JPH0126538B2 (ja
Inventor
Susumu Kida
貴田　進
Isato Usami
宇佐美　勇人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP58224335A priority Critical patent/JPS60117644A/ja
Publication of JPS60117644A publication Critical patent/JPS60117644A/ja
Publication of JPH0126538B2 publication Critical patent/JPH0126538B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈発明の技術分野〉 本発明は半導体装置の製造方法に関し、特に低融点ガラ
スを介して本体およびキャップを封着するサーディツプ
型半導体装置の製造方法に関するものである。
く技術の背景〉 サーディツプ型半導体装置は、セラミック本体の凹所内
に半導体素子を固定した後、該本体をセラミックキャッ
プで億い、低融点ガラスを介して両者を熱融着封止して
製造される。
〈従来技術と問題点〉 従来のサーディツプ型半導体装置の製造方法においては
、セラミック本体とセラミックキャップの接着面の低融
点ガラスをスクリーン印刷法により一定の厚さに形成し
た後両者を熱融着させている。このような従来の製造方
法においては、特に半導体装置の形状が大きくセラミッ
ク本体とセラミックキャップの接着面が広い場合に、低
融点ガラスの溶融時に発生する気泡が接合部に閉じ込め
られこの部分に空隙が形成され、封止が不完全となり気
密性が保てず、キャップの固定が確実にできない場合が
あった。
〈発明の目的〉 本発明は上記従来技術の欠点に鑑みなされたものであっ
て、熱融着時の気泡によるｊＺ合ｌ０空隙の形成を防止
し確実な封止が達成される半導体装置の製造方法の提供
を目的とする。
〈発明の構成〉 この目的を達成するため、本発明では、牛導体素子を収
容した本体を熱融着材料を介してキャップで封止する半
導体装置の製造方法において、本体およびキャップの接
着面の熱融着材料上に厚肉部を形成し、該厚肉部から先
に融着させて本体およびキャップを熱融着封止すること
を特徴とする半導体装置の製造方法を提供する。
〈発明の実施例〉 第１図は本発明に係るサーディツプ型半導体装置の断面
図である。セラミック本体１の凹所２内に金膜６を介し
て半導体素子４が固定される。セラミ、り本体１の凹所
開口面を除く上面にはスクリーン印刷法により低融点ガ
ラス層５が形成される。この低融点ガラス層５上には所
定間隔でリード端子６が接合され各リード端子６と半導
体素子４は金線７でボンディングされる。このようなセ
ラミック本体１を封止するためのセラミックキャップ８
は、セラミック本体１の凹所２より金線７のスペース分
だけ大きい凹所９を有し、セラミック本体１との接着面
にはスクリーン印刷法により低融点ガラス層１０が形成
される。この低融点ガラス層１０はスクリーン印刷を２
回行うことにより、第２図および第３図に示すように、
セラミック本体１とセラミ、クキャップ８との″左右各
ｍ　％”７部分のけば中央部に厚肉部１１が形成される
。このようなセラミ、クキャ、プ８は矢印Ａ（第１図）
のようにセラミック本体１上に熱圧着される。このとき
セラミ、クキャップ８の低融点ガラス層１０の厚肉部１
１が先に溶融し内部で発生ずる気泡は周囲に発散され、
その後周囲の低融点ガラス層１０が溶融して融着が行わ
れるため、気泡が１）ニ合面に残ることはない。
〈発明の効果〉 以上説明したように、本発明に係る半ｉ９体装＋ｉｌ：
＋’の製造方法においては、セラミック本体およびセラ
ミ、クキャ、プの接着面のほぼ中央部の低融点ガラス層
に厚肉部を形成し、この厚肉部から先に融着させている
ため接着面中央部で発生ずる気泡は周囲に発散され内部
に閉じ込められることはなく、従って従来特に空隙の発
生が多かった容筒４図に示す接合部Ａ、Ｂ部に空隙は形
成されず気密性の高い確実な封止が達成され、動品の信
頼性が向上する。
【図面の簡単な説明】
第１図は本発明に係る半導体装置の組立前の断面図、第
２図は第１図の■−１１矢視図、第６図は第２図のＩＩ
Ｉ　−ＩＩＩ断面図、第４図はセラミック本体の上面図
である。 １・・・セラミック本体、４・・・半導体素子、５．１
０・・・低融点ガラス層、８・・・セラミックキャップ
、１１・・・厚肉部。 特許出願人 富士通株式会社 特許出願代理人 弁理士青水　朗 弁理士西舘和之 弁理士　内　Ｌ目　幸　男 弁理士　山　口　１（イ　之

Claims (1)

    【特許請求の範囲】
  1. １、　半導体素子を収容した本体を熱融着材料を介して
    キャップで封止する半導体装置の製造方法において、本
    体およびキャップの接着面の熱融着材料上に厚肉部を形
    成し、該厚肉部から先に融着させて本体およびキャップ
    を熱融着封止することを特徴とする半導体装置の製造方
    法。
JP58224335A 1983-11-30 1983-11-30 半導体装置の製造方法 Granted JPS60117644A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58224335A JPS60117644A (ja) 1983-11-30 1983-11-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58224335A JPS60117644A (ja) 1983-11-30 1983-11-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS60117644A true JPS60117644A (ja) 1985-06-25
JPH0126538B2 JPH0126538B2 (ja) 1989-05-24

Family

ID=16812141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58224335A Granted JPS60117644A (ja) 1983-11-30 1983-11-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60117644A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625647A (ja) * 1985-07-02 1987-01-12 Fujitsu Ltd 半導体装置の製造方法
EP0347991A2 (en) * 1988-06-22 1989-12-27 Koninklijke Philips Electronics N.V. Use of venting slots to improve hermetic seal for semiconductor dice housed in ceramic packages
US5059558A (en) * 1988-06-22 1991-10-22 North American Philips Corp., Signetics Division Use of venting slots to improve hermetic seal for semiconductor dice housed in ceramic packages

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5339859A (en) * 1976-09-24 1978-04-12 Hitachi Ltd Package
JPS5339857A (en) * 1976-09-22 1978-04-12 Siemens Ag Method of making injected domin in substrate
JPS5434765A (en) * 1977-08-24 1979-03-14 Hitachi Ltd Manufacture of glass-sealed package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5339857A (en) * 1976-09-22 1978-04-12 Siemens Ag Method of making injected domin in substrate
JPS5339859A (en) * 1976-09-24 1978-04-12 Hitachi Ltd Package
JPS5434765A (en) * 1977-08-24 1979-03-14 Hitachi Ltd Manufacture of glass-sealed package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS625647A (ja) * 1985-07-02 1987-01-12 Fujitsu Ltd 半導体装置の製造方法
EP0347991A2 (en) * 1988-06-22 1989-12-27 Koninklijke Philips Electronics N.V. Use of venting slots to improve hermetic seal for semiconductor dice housed in ceramic packages
US5059558A (en) * 1988-06-22 1991-10-22 North American Philips Corp., Signetics Division Use of venting slots to improve hermetic seal for semiconductor dice housed in ceramic packages

Also Published As

Publication number Publication date
JPH0126538B2 (ja) 1989-05-24

Similar Documents

Publication Publication Date Title
JPH08288776A (ja) プラスチック封止ｓａｗ装置および方法
JPS598358Y2 (ja) 半導体素子パツケ−ジ
JPS60117644A (ja) 半導体装置の製造方法
JPS6237950A (ja) 電子部品塔載用パツケ−ジ
EP0081339A3 (en) Sealing of electrochemical cells
JPS58127474A (ja) 固体撮像装置
JPS5910229A (ja) 半導体装置およびその製造方法
JPS5917270A (ja) 半導体装置
JP2000077458A (ja) フリップチップ実装方法
JPH03114247A (ja) パッケージ型半導体装置
JPS59129445A (ja) 半導体装置の製造方法
JP2001277363A (ja) 樹脂部材の溶着方法
JPS6235650A (ja) 半導体装置の電極構造
JP3274661B2 (ja) 半導体装置
JPS62115749A (ja) 混成集積回路
JPH0455332B2 (ja)
JPH10148736A (ja) 光通信用パッケージ
JP2543661Y2 (ja) マイクロ波トランジスタ
JPH0259629B2 (ja)
JPH03142860A (ja) 半導体集積回路装置の製造方法
JPH0536854A (ja) 半導体装置
JPH0945847A (ja) 半導体装置およびその製造方法
JPS5936947A (ja) 半導体装置
JPS6222456B2 (ja)
JPS5932156A (ja) 半導体装置のキヤツプ取付構造