JP3274661B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3274661B2 JP3274661B2 JP20289699A JP20289699A JP3274661B2 JP 3274661 B2 JP3274661 B2 JP 3274661B2 JP 20289699 A JP20289699 A JP 20289699A JP 20289699 A JP20289699 A JP 20289699A JP 3274661 B2 JP3274661 B2 JP 3274661B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- package
- leads
- lead
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、リードフレームに
搭載された半導体素子をパッケージで気密封止してなる
半導体装置に関するものである。
搭載された半導体素子をパッケージで気密封止してなる
半導体装置に関するものである。
【０００２】
【従来の技術】従来、この種の半導体装置は、リードフ
レームに搭載された半導体素子をパッケージで気密封止
しており、そのパッケージの周辺からリードが横向きに
突き出た構造になっている。
レームに搭載された半導体素子をパッケージで気密封止
しており、そのパッケージの周辺からリードが横向きに
突き出た構造になっている。
【０００３】この種の半導体装置は、そのリードを基板
の回路パターンに接続して基板に搭載した状態で使用す
るようになっている。
の回路パターンに接続して基板に搭載した状態で使用す
るようになっている。
【０００４】ところで、近年、基板への実装密度を高め
ることが要求されるようになっている。
ることが要求されるようになっている。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
上述した半導体装置は、基板に実装された状態での隣接
するもの同士が基板の回路パターンを介して接続される
ため、実装密度を高めるには限界がある。
上述した半導体装置は、基板に実装された状態での隣接
するもの同士が基板の回路パターンを介して接続される
ため、実装密度を高めるには限界がある。
【０００６】最近では、１個の半導体装置に組込む半導
体素子の個数を増やし、かつリードの配置によって本数
を増やすことにより、実質的な実装密度を高める工夫が
されているが、この構造にしても隣接する半導体装置間
には、基板の回路パターンを設ける必要があるため、そ
の実装密度を高めるには限界がある。
体素子の個数を増やし、かつリードの配置によって本数
を増やすことにより、実質的な実装密度を高める工夫が
されているが、この構造にしても隣接する半導体装置間
には、基板の回路パターンを設ける必要があるため、そ
の実装密度を高めるには限界がある。
【０００７】以上の状況を考えると、実装密度を高める
には、基板の回路パターンを廃止すればよいが、現在の
半導体装置の構造は、そのリードを基板の回路パターン
に接続するものであり、基板の回路パターンを廃止する
ことが不可能である。
には、基板の回路パターンを廃止すればよいが、現在の
半導体装置の構造は、そのリードを基板の回路パターン
に接続するものであり、基板の回路パターンを廃止する
ことが不可能である。
【０００８】本発明の目的は、半導体装置のリード同士
を直接接続する構造に改良することにより、実装密度を
高める半導体装置を提供することにある。
を直接接続する構造に改良することにより、実装密度を
高める半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置は、リードフレームに搭載
された半導体素子をパッケージで気密封止した半導体装
置同士をリードにより直接接続した半導体装置であっ
て、前記リードを前記パッケージの少なくとも１辺に有
し、前記リードを有するパッケージの端縁部を肉厚方向
に切欠いて突合わせ部を設け、かつ前記突合わせ部に前
記リードを露出させて、一方の半導体装置を表向きに、
他方の半導体装置を裏向きに配置し、両半導体装置の前
記露出したリード同士を接合し、かつ前記突合わせ部同
士を突合わせて半導体装置同士を接続して構成されるも
のである。
め、本発明に係る半導体装置は、リードフレームに搭載
された半導体素子をパッケージで気密封止した半導体装
置同士をリードにより直接接続した半導体装置であっ
て、前記リードを前記パッケージの少なくとも１辺に有
し、前記リードを有するパッケージの端縁部を肉厚方向
に切欠いて突合わせ部を設け、かつ前記突合わせ部に前
記リードを露出させて、一方の半導体装置を表向きに、
他方の半導体装置を裏向きに配置し、両半導体装置の前
記露出したリード同士を接合し、かつ前記突合わせ部同
士を突合わせて半導体装置同士を接続して構成されるも
のである。
【００１０】また、前記突合わせ部に露出した前記リー
ドの上面に導電性接着剤を塗布し、前記リードを除く前
記突合わせ部に接着剤を塗布して、両半導体装置の前記
リード同士を接合し、かつ前記突合わせ部同士を突合わ
せて半導体装置同士を接続するものである。
ドの上面に導電性接着剤を塗布し、前記リードを除く前
記突合わせ部に接着剤を塗布して、両半導体装置の前記
リード同士を接合し、かつ前記突合わせ部同士を突合わ
せて半導体装置同士を接続するものである。
【００１１】また、前記突合わせたパッケージの隙間に
封止樹脂を流し込んで気密封止するものである。
封止樹脂を流し込んで気密封止するものである。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
より説明する。
【００１３】図１（ａ）は、本発明の一実施形態に係る
半導体装置を示す断面図、（ｂ）は、図１（ａ）に示す
半導体装置を組合せた状態を示す断面図である。
半導体装置を示す断面図、（ｂ）は、図１（ａ）に示す
半導体装置を組合せた状態を示す断面図である。
【００１４】図１に示す本発明の一実施形態に係る半導
体装置は、リードフレームのダイパッド６上に接着剤５
にて半導体素子１を搭載し、半導体素子１の電極とリー
ドフレームのリード３とをワイヤ２で結線し、これらの
周囲を封止樹脂４からなるパッケージで気密封止してい
る。
体装置は、リードフレームのダイパッド６上に接着剤５
にて半導体素子１を搭載し、半導体素子１の電極とリー
ドフレームのリード３とをワイヤ２で結線し、これらの
周囲を封止樹脂４からなるパッケージで気密封止してい
る。
【００１５】本発明の実施形態に係る半導体装置におい
ても従来と同様に、リード３をパッケージ４の周辺から
横方向に突き出して設けているが、そのリード３を利用
して半導体装置同士を直接接続するようにした点が従来
例のものと相違するものである。
ても従来と同様に、リード３をパッケージ４の周辺から
横方向に突き出して設けているが、そのリード３を利用
して半導体装置同士を直接接続するようにした点が従来
例のものと相違するものである。
【００１６】すなわち図１に示す本発明の実施形態に係
る半導体装置においては、パッケージ４の少なくとも１
辺に設けたリード３ａは、パッケージ４の外端までの長
さに制限されており、その制限された長さをもつリード
３ａが設けられたパッケージ４の端縁部を切欠いてパッ
ケージ同士の突合わせ部４ａを形成し、その突合わせ部
４ａにリード３ａを露出させている。
る半導体装置においては、パッケージ４の少なくとも１
辺に設けたリード３ａは、パッケージ４の外端までの長
さに制限されており、その制限された長さをもつリード
３ａが設けられたパッケージ４の端縁部を切欠いてパッ
ケージ同士の突合わせ部４ａを形成し、その突合わせ部
４ａにリード３ａを露出させている。
【００１７】本発明の実施形態では図１（ａ）に示すよ
うに、パッケージ同士の突合わせ部４ａに臨むリード３
ａにハーフエッチングを施して、その板厚を通常のリー
ド厚の半分にして露出させている。
うに、パッケージ同士の突合わせ部４ａに臨むリード３
ａにハーフエッチングを施して、その板厚を通常のリー
ド厚の半分にして露出させている。
【００１８】通常使用されているリード厚は１２５〜１
５０μｍであるが、リード３ａの露出した部分の板厚は
６５〜７５μｍ程度になっている。
５０μｍであるが、リード３ａの露出した部分の板厚は
６５〜７５μｍ程度になっている。
【００１９】本発明の実施形態では図１（ａ）に示すよ
うに、その制限された長さをもつリード３ａが設けられ
たパッケージ４の端縁部を肉厚方向に切欠き、その底部
側にリード３ａの上面を露出し、さらにリード３ａの板
厚を半分にしているため、リード３ａは、突合わせ部４
ａの切り立った側壁とパッケージ４の外端縁に沿う縦向
きの側壁３ｂ，３ｃと、縦向きの側壁３ｂ，３ｃ間に位
置する横向きの上面３ｄとの３面が突合わせ部４ａに露
出することとなる。
うに、その制限された長さをもつリード３ａが設けられ
たパッケージ４の端縁部を肉厚方向に切欠き、その底部
側にリード３ａの上面を露出し、さらにリード３ａの板
厚を半分にしているため、リード３ａは、突合わせ部４
ａの切り立った側壁とパッケージ４の外端縁に沿う縦向
きの側壁３ｂ，３ｃと、縦向きの側壁３ｂ，３ｃ間に位
置する横向きの上面３ｄとの３面が突合わせ部４ａに露
出することとなる。
【００２０】なお、図１（ａ）に示す例では、パッケー
ジ同士の突合わせ部４ａは、パッケージ４の上面側，右
面側，前後面側のそれぞれに全面開放しているが、これ
に限定されるものではなく、半導体装置同士を突合わせ
る状態により開放の面数及び全面開放，部分開放を適宜
変更すればよい。
ジ同士の突合わせ部４ａは、パッケージ４の上面側，右
面側，前後面側のそれぞれに全面開放しているが、これ
に限定されるものではなく、半導体装置同士を突合わせ
る状態により開放の面数及び全面開放，部分開放を適宜
変更すればよい。
【００２１】図２に示すように２個の半導体装置同士を
基板を用いることなく接続するには、図４（ａ）に示す
ように一方の半導体装置を表向きに配置し、図４（ｂ）
に示すように突合わせ部４ａに露出したリード３ａの上
面３ｄにノズル１０から導電性接着剤７を塗布する。
基板を用いることなく接続するには、図４（ａ）に示す
ように一方の半導体装置を表向きに配置し、図４（ｂ）
に示すように突合わせ部４ａに露出したリード３ａの上
面３ｄにノズル１０から導電性接着剤７を塗布する。
【００２２】更に図４（ｃ）に示すように他方の半導体
装置を裏向きに配置し、その両者のリード３ａを除く突
合わせ部４ａに図示しない接着剤を塗布し、２つの半導
体装置のリード３ａを位置決めしてリード３ａ同士を３
面３ｂ，３ｃ，３ｄで接合し、かつ突合わせ部４ａ同士
を突合わせる。この場合、重ね合せたリード３ａは突合
わせたパッケージ４により被覆され、その重ね合せたリ
ード３ａの板厚はリードフレームの板厚とほぼ等しくな
り、２個の半導体装置のパッケージ４の表面が同一面内
に整合される。
装置を裏向きに配置し、その両者のリード３ａを除く突
合わせ部４ａに図示しない接着剤を塗布し、２つの半導
体装置のリード３ａを位置決めしてリード３ａ同士を３
面３ｂ，３ｃ，３ｄで接合し、かつ突合わせ部４ａ同士
を突合わせる。この場合、重ね合せたリード３ａは突合
わせたパッケージ４により被覆され、その重ね合せたリ
ード３ａの板厚はリードフレームの板厚とほぼ等しくな
り、２個の半導体装置のパッケージ４の表面が同一面内
に整合される。
【００２３】また突合わせたパッケージ４の隙間Ｓに封
止樹脂を流し込んで気密封止し、図２に示すようにパッ
ケージ４の外形を平坦に整える。
止樹脂を流し込んで気密封止し、図２に示すようにパッ
ケージ４の外形を平坦に整える。
【００２４】半導体装置の種類によってはリードが信号
の入出力端子を兼ねるもの、或いは電源或いは接地端子
として作用するものがあり、これらのものはリード同士
を直接接続することが可能であるため、この種の半導体
装置に本発明を適用することにより、基板の回路パター
ンを介することなく直接接続して半導体装置間の設置ス
ペースを縮小して実装密度を高めることができる。
の入出力端子を兼ねるもの、或いは電源或いは接地端子
として作用するものがあり、これらのものはリード同士
を直接接続することが可能であるため、この種の半導体
装置に本発明を適用することにより、基板の回路パター
ンを介することなく直接接続して半導体装置間の設置ス
ペースを縮小して実装密度を高めることができる。
【００２５】図１（ａ）では、リード３ａの上面側を露
出するようにしたが、パッケージ４の下面側に突合わせ
部４ａを形成して、リード３ａの下面側を露出するよう
にしてもよく、突合わせるパッケージ４の状態に応じて
種々変更すればよいものである。
出するようにしたが、パッケージ４の下面側に突合わせ
部４ａを形成して、リード３ａの下面側を露出するよう
にしてもよく、突合わせるパッケージ４の状態に応じて
種々変更すればよいものである。
【００２６】図１に示す本発明の一実施形態に係る半導
体装置を製造する場合を図３に基づいて説明する。
体装置を製造する場合を図３に基づいて説明する。
【００２７】図３（ａ）に示すようにリード３ａを露出
するような金型を用い樹脂封止を行うが、リード３ａの
上面を露出させるにはハーフエッチングを上面に施し、
そのハーフエッチング部に合わせた突部８ｃをもつ上金
型８ａを使用する。
するような金型を用い樹脂封止を行うが、リード３ａの
上面を露出させるにはハーフエッチングを上面に施し、
そのハーフエッチング部に合わせた突部８ｃをもつ上金
型８ａを使用する。
【００２８】上金型８ａ及び下金型８ｂは共に露出部を
形成できるような脱着式金型パーツを設けた方が良い。
形成できるような脱着式金型パーツを設けた方が良い。
【００２９】図３（ｂ）のように金型８ａ，８ｂのキャ
ビテイ８ｄ内に樹脂封止を注入し、その樹脂をパッケー
ジ４として気密封止を行う。
ビテイ８ｄ内に樹脂封止を注入し、その樹脂をパッケー
ジ４として気密封止を行う。
【００３０】また樹脂の注入を行う際に上金型８ａの突
部８ｃを用いて、パッケージ４の端縁部を内側に後退さ
せ、パッケージ４の突合わせ部４ａを凹ませて形成す
る。
部８ｃを用いて、パッケージ４の端縁部を内側に後退さ
せ、パッケージ４の突合わせ部４ａを凹ませて形成す
る。
【００３１】次に図３（ｃ）のように、露出したリード
３ａをパッケージ４の端縁でパンチ９を使って切り落と
し、図３（ｄ）及び図１（ａ）に示す形状に成形する。
３ａをパッケージ４の端縁でパンチ９を使って切り落と
し、図３（ｄ）及び図１（ａ）に示す形状に成形する。
【００３２】また本発明の実施形態では、パッケージ４
の一辺に突合わせ部４ａを設けたが、これに限定される
ものではなく、パッケージ４の各辺に突合わせ部４ａを
設けるようにしてもよい。
の一辺に突合わせ部４ａを設けたが、これに限定される
ものではなく、パッケージ４の各辺に突合わせ部４ａを
設けるようにしてもよい。
【００３３】
【発明の効果】以上説明したように本発明によれば、半
導体装置のパッケージに設けた突合わせ部同士を突合わ
せ、かつリード同士を重ね合せることにより、基板の回
路パターンを用いることなく、半導体装置同士を組合せ
ることができ、基板上のスペースを有効に使用して実装
密度を向上させることができる。
導体装置のパッケージに設けた突合わせ部同士を突合わ
せ、かつリード同士を重ね合せることにより、基板の回
路パターンを用いることなく、半導体装置同士を組合せ
ることができ、基板上のスペースを有効に使用して実装
密度を向上させることができる。
【００３４】さらに基板の回路パターンを用いることが
ないため、レイアウトや基板の重ね方の制限がなくな
り、自由度が増すことができる。
ないため、レイアウトや基板の重ね方の制限がなくな
り、自由度が増すことができる。
【００３５】さらにＩＣパッケージ同士の接合に関し
て、露出したリード間に櫛状の金属を介在させて接合さ
せることにより、基板上のレイアウトの自由度が増すこ
とができる。
て、露出したリード間に櫛状の金属を介在させて接合さ
せることにより、基板上のレイアウトの自由度が増すこ
とができる。
【図１】（ａ）は、本発明の一実施形態に係る半導体装
置を示す断面図、（ｂ）は、図１（ａ）に示す半導体装
置を組合せた状態を示す断面図である。
置を示す断面図、（ｂ）は、図１（ａ）に示す半導体装
置を組合せた状態を示す断面図である。
【図２】本発明の一実施形態に係る半導体装置を組合せ
た状態を示す平面図である。
た状態を示す平面図である。
【図３】本発明の一実施形態に係る半導体装置を製造す
る場合を工程順に示す断面図である。
る場合を工程順に示す断面図である。
【図４】本発明の一実施形態に係る半導体装置を組合せ
る状態を示す断面図である。
る状態を示す断面図である。
１ 半導体素子 ２ ワイヤ ３，３ａ リード ４ パッケージ ４ａ 突合わせ部
Claims (3)
- 【請求項１】 リードフレームに搭載された半導体素子
をパッケージで気密封止した半導体装置同士をリードに
より直接接続した半導体装置であって、前記リードを前
記パッケージの少なくとも１辺に有し、前記リードを有
するパッケージの端縁部を肉厚方向に切欠いて突合わせ
部を設け、かつ前記突合わせ部に前記リードを露出させ
て、一方の半導体装置を表向きに、他方の半導体装置を
裏向きに配置し、両半導体装置の前記露出したリード同
士を接合し、かつ前記突合わせ部同士を突合わせて半導
体装置同士を接続して構成される半導体装置。 - 【請求項２】 前記突合わせ部に露出した前記リードの
上面に導電性接着剤を塗布し、前記リードを除く前記突
合わせ部に接着剤を塗布して、両半導体装置の前記リー
ド同士を接合し、かつ前記突合わせ部同士を突合わせて
半導体装置同士を接続することを特徴とする請求項１に
記載の半導体装置。 - 【請求項３】 前記突合わせたパッケージの隙間に封止
樹脂を流し込んで気密封止することを特徴とする請求項
１又は２に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20289699A JP3274661B2 (ja) | 1999-07-16 | 1999-07-16 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20289699A JP3274661B2 (ja) | 1999-07-16 | 1999-07-16 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001035988A JP2001035988A (ja) | 2001-02-09 |
| JP3274661B2 true JP3274661B2 (ja) | 2002-04-15 |
Family
ID=16465004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20289699A Expired - Fee Related JP3274661B2 (ja) | 1999-07-16 | 1999-07-16 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3274661B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4581885B2 (ja) * | 2005-07-22 | 2010-11-17 | 株式会社デンソー | 半導体装置 |
| US9196554B2 (en) | 2013-10-01 | 2015-11-24 | Infineon Technologies Austria Ag | Electronic component, arrangement and method |
-
1999
- 1999-07-16 JP JP20289699A patent/JP3274661B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001035988A (ja) | 2001-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010013639A1 (en) | Ball-grid-array semiconductor with protruding terminals | |
| US6650012B1 (en) | Semiconductor device | |
| JP2765278B2 (ja) | 電子装置の製造方法 | |
| JP2002208664A (ja) | リードフレームの製造方法および半導体装置 | |
| JP3274661B2 (ja) | 半導体装置 | |
| JP3259377B2 (ja) | 半導体装置 | |
| JP2705369B2 (ja) | 電子装置 | |
| JPH01132142A (ja) | 半導体装置のパツケージ構造 | |
| JP3699271B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH0955407A (ja) | テープキャリア構造 | |
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JP2503646B2 (ja) | リ―ドフレ―ムおよび半導体集積回路装置 | |
| JP2833178B2 (ja) | 半導体チップ用パッケージ | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JPS63208250A (ja) | 集積回路のパツケ−ジ構造 | |
| JPH11186467A (ja) | 半導体装置とそれを製造する際に用いるリードフレーム及びその製造方法 | |
| JPH04354356A (ja) | 電子装置 | |
| JPH01215050A (ja) | 半導体装置 | |
| JP3587001B2 (ja) | 圧力センサ | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| KR200331874Y1 (ko) | 반도체의다핀형태패키지 | |
| JPH01312859A (ja) | Ｄｉｐ型電子部品の製造方法 | |
| KR100351038B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0828447B2 (ja) | 半導体装置の製造方法 | |
| JP2001203302A (ja) | 半導体装置の接合構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |