JPS62115749A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPS62115749A
JPS62115749A JP60255881A JP25588185A JPS62115749A JP S62115749 A JPS62115749 A JP S62115749A JP 60255881 A JP60255881 A JP 60255881A JP 25588185 A JP25588185 A JP 25588185A JP S62115749 A JPS62115749 A JP S62115749A
Authority
JP
Japan
Prior art keywords
solder
dam
integrated circuit
cap
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60255881A
Other languages
English (en)
Inventor
Hideo Miyauchi
宮内　秀男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60255881A priority Critical patent/JPS62115749A/ja
Publication of JPS62115749A publication Critical patent/JPS62115749A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、混成集積回路に関し、特に、半田シール法に
より、気密封止されたパッケージを有する混成集積回路
に関する。
〔従来の技術〕
従来、混成ＩＣのパッケージは、シリコン、するいはエ
ポキシ系樹脂で、モールドで封止するか、あるい線、気
密封止するがの２つの方法があり、気密封止は、ケース
あるいは、キャップに低融点ガラスを印刷し、高温で溶
融させるが、レーザー照射によシ、金Ｊ！Ｉｔ−溶融さ
せるか、あるいは、半田をあらかじめケースあるいはキ
ャップにのせて。
半田溶融することにょシ、それぞれ気密封止を行う。
〔発明が解決しようとする問題点〕
しかしながら、従来の半田による気密シールは、（第２
図）あらかじめ半田をのせたキャップ（１３）あるいは
ケース（ｌｌ）を封止する際、溶融した半田（１４）が
、ケース内部に流れだし、中に搭載されたＩＣＣシッフ
１６）、ワイヤー（１７）　、あるいはステッチランド
（１８）に半田が流れだし、ワイヤーを切断した９、ス
テッチランド間をショートさせるという欠点があった。
また、あらかじめのせた半田を浴融する際、ケースある
いはキャップ片方のみに半田があった場合、半田漏れが
悪く、スクラブすることによシ半出濡れをよくする方法
があるがスクラブすることＫよシ余分な半田が半田粒と
なシ、内部にころが９だす不良が起こる。
〔問題点を解決するための手段〕
本発明は、前記欠点をなくし、半田が内部に流れだすこ
となく、また、半田粒が中で形成しない混成集積回路の
製造方法を有するものである。
即ち、半田接合部の内側にダムを設け、その上にあらか
じめ半田をのせたキャップをのせて、半田溶融するもの
である。
〔実施例〕
次に、本発明について、図面を参照して、実施例を説明
する。第１図は本発明の断面図である。
ケース（１）の上に、まず、ダム（５）となる樹脂を印
刷し、ペレット（６）をマウントし、ステッチランド（
８１へＡｕワイヤ（７）でボンディングした後、半田デ
ィラグであらかじめ半田をのせたキャップ（３）をダム
の上に載せ、高温にさらし、半田を溶融させる。
溶融した時点で、ケース側の接合部（２）と十分に半田
がのるようにスクラブする。
〔発明の効果〕
以上説明したように本発明は、ケースの接合部の内側に
ダムを形成し、そのダムの上にキャップをのせて半田封
止することによシ、半田が内部へ流れることを防ぎ、即
ち、ステッチランド、ベレット、ワイヤーに半田が触れ
ることを防ぐ事ができる効果がある。
【図面の簡単な説明】
第１図は、本発明のダムの構成をもつ半田７−ル構造の
混成集積回路の断面図。第２図は従来の半田シール構造
の混成集積回路の断面図。 第３図は、第１図のＡ−Ａ’線断面図である。 １．１１．２１・・・・・・混成集積回路のケース、２
゜１２．２２・・・・・・ケースのキャップとの接合部
、３゜１３．２３・・・・・・混成集積回路のキャップ
、４，１４゜２４・・・・・・半田シール用の半田、５
．２５・・・・・・本発明のダム、６，１６．２６・・
・・・・ペレ、ット、　７，１７゜２７・・・・・・Ａ
ｕワイヤー、８，１８．２８・・・・・・ケース側ステ
ッチランド。 代理人　弁理士　　内　原　　　晋　゛″°°テ二　・
、、′ 鵠２図 第　３　図

Claims (1)

    【特許請求の範囲】
  1. 気密封止構造をもち、封止方法を半田シール法により行
    う混成集積回路において、キャップとケースを接合する
    部分において、ケース側の接合部の内側にダムを形成し
    該ダム上に、接合部に予備半田されたキャップをのせ、
    半田溶融し、封止した混成集積回路。
JP60255881A 1985-11-14 1985-11-14 混成集積回路 Pending JPS62115749A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60255881A JPS62115749A (ja) 1985-11-14 1985-11-14 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60255881A JPS62115749A (ja) 1985-11-14 1985-11-14 混成集積回路

Publications (1)

Publication Number Publication Date
JPS62115749A true JPS62115749A (ja) 1987-05-27

Family

ID=17284856

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60255881A Pending JPS62115749A (ja) 1985-11-14 1985-11-14 混成集積回路

Country Status (1)

Country Link
JP (1) JPS62115749A (ja)

Similar Documents

Publication Publication Date Title
JPS62115749A (ja) 混成集積回路
JPH0228351A (ja) 半導体装置
JPS63213936A (ja) 混成集積回路装置の製造方法
JP2753363B2 (ja) 半導体装置
JPS60117644A (ja) 半導体装置の製造方法
JPH01239958A (ja) 気密封止型半導体素子
JPS62213144A (ja) 集積回路装置
JPS61194750A (ja) 混成集積回路
JPH03181153A (ja) 半導体集積回路装置
JPH0456143A (ja) 半導体装置および半導体装置の製造方法
JPS63308939A (ja) 集積回路装置のパッケ−ジ構造
JPS635251Y2 (ja)
JPS6221254A (ja) 電子装置
JPH10290140A (ja) 弾性表面波装置
JPS6350049A (ja) 樹脂封止型半導体装置
JP2564104Y2 (ja) 半導体装置封止用キヤツプ
JPH03142860A (ja) 半導体集積回路装置の製造方法
JP2004096029A (ja) パワー半導体装置の製造方法
JPH0794674A (ja) 半導体装置およびその製造方法
JP2559575Y2 (ja) ハイブリッドｉｃキャップ構造
JPS6060739A (ja) 半導体装置
JPS63188471A (ja) はんだ枠付きキヤツプ
JPS58212152A (ja) ガラス封止半導体装置の製造方法
JPH0743566A (ja) 光パッケージ
JPS5852855A (ja) キヤツプ接着方法