JP2004096029A - パワー半導体装置の製造方法 - Google Patents

パワー半導体装置の製造方法 Download PDF

Info

Publication number
JP2004096029A
JP2004096029A JP2002258490A JP2002258490A JP2004096029A JP 2004096029 A JP2004096029 A JP 2004096029A JP 2002258490 A JP2002258490 A JP 2002258490A JP 2002258490 A JP2002258490 A JP 2002258490A JP 2004096029 A JP2004096029 A JP 2004096029A
Authority
JP
Japan
Prior art keywords
power semiconductor
semiconductor device
semiconductor element
free solder
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002258490A
Other languages
English (en)
Other versions
JP4010911B2 (ja
Inventor
Yasunari Ukita
浮田　康成
Kazuki Tateyama
舘山　和樹
Naotake Watanabe
渡邉　尚威
Ikuo Mori
森　郁夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002258490A priority Critical patent/JP4010911B2/ja
Publication of JP2004096029A publication Critical patent/JP2004096029A/ja
Application granted granted Critical
Publication of JP4010911B2 publication Critical patent/JP4010911B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

【課題】低融点のＰｂフリーはんだを用いた動作に信頼性の高いパワー半導体装置の製造方法を提供すること。
【解決手段】リードフレーム１に接合されたパワー半導体素子３の所定部分とＰｂフリーＰｂフリーはんだ２とを封止体４、４ａ、４ｂで覆い、その後にワイヤボンディングとパッケージングを行う。
【選択図】　図３

Description

【０００１】
【発明の属する技術分野】
本発明は、鉛フリーはんだを用いて接合するパワー半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来のパワー半導体装置の製造方法のプロセスを図７（ａ）〜（ｆ）に模式図で示す。以下プロセスを順次説明すると、まず、図７（ａ）に示すように、リードフレーム３１の所定個所にはんだ３２を供給する。図７（ｂ）に示すように、ダイボンダ（不図示）を用いて、リードフレーム３１の一方の面にパワー半導体素子３３を位置決めする。図７（ｃ）に示すように、ダイボンダによりリードフレーム３１の一方の面にパワー半導体素子３３をはんだ３２を介してダイマウントする。次に、図７（ｄ）に示すように、パワー半導体素子３３とリードフレーム３１を金属ワイヤ３４で結線する。その後、図７（ｅ）に示すように、リードフレーム３１の他方の面が露出するようにリードフレーム３１、パワー半導体素子３３、はんだ３２および金属ワイヤ３４をエポキシ樹脂等の封止体３５で覆うことによりパワー半導体装置が形成される。その後、図７（ｆ）に示すように、実装基板にこのパワー半導体装置を実装する際には、リフロー炉の加熱を受ける。
【０００３】
はんだ接合については、従来、Ｓｎ−Ｐｂを基本としたＳｎ−Ｐｂ共晶はんだ（Ｓｎ−３７Ｐｂ等）が用いられてきた。しかしながら、その中に含まれるＰｂは有害性物質であり、近年、廃棄された電子機器のはんだ中のＰｂが酸性雨等により土中に溶出したり、破砕時に粉塵が発生することによりＰｂが人間の体内に入り込む危険性が高まっている。このような環境負荷の低減の点から、Ｐｂを含んでいないはんだ、すなわちＰｂフリーはんだの開発が行われている。
【０００４】
一般に知られている表面実装用のＰｂフリーはんだは、Ｓｎ−Ａｇ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系、Ｓｎ−Ｂｉ系およびＳｎ−Ｓｂ系等である。）それぞれの融点（液相線温度）は、各々，約２２０℃、約２３０℃、約２００℃、１４０℃および２３６℃〜２４０℃である。Ｓｎ−Ｐｂ共晶はんだは、ただし、実際のリフローの際の加熱は、融点よりも高い２３０℃〜２４０℃の加熱がなされる。
【０００５】
現状では、パワー半導体装置のダイマウントはんだのＰｂフリー化は、高融点（融点２６０℃以上）のＰｂフリーはんだが存在しないことからＰｂフリー化が進んでいない。通常は、図８に模式図を示すように、ダイマウントはんだ３２に融点が３００℃程度のＰｂリッチはんだを用いて、パワー半導体素子３３をリードフレーム３１に接合し、金属ワイヤ３４でワイヤボンディング後に樹脂による封止体３５で封止している。また、Ｐｂフリーはんだを用いる場合は、低融点（融点２６０℃以下）のＰｂフリーはんだを用いることがおこなわれている。
【０００６】
一方、図９に模式図を示すように、基板３７への表面実装用のＰｂフリーはんだ３２ｂは、Ｓｎ−Ｐｂ共晶はんだよりも高い融点のものが用いられているため、Ｐｂフリー化に伴って表面実装のリフロー温度が上昇し（２６０℃の加熱）、パワー半導体装置３６ａのパッケージは２６０℃の耐リフロー性の保証が必要とされる。
【０００７】
パワー半導体装置のダイマウントはんだを低融点のＰｂフリーはんだ、例えば、Ｓｎ−Ｓｂ系はんだ（融点２３６℃〜２４０℃）で代替した場合、従来のプロセスで製造すると後工程（ワイヤボンディング、リフロー炉）ではんだが再溶融し、それに伴い不具合を生じる。
【０００８】
【発明が解決しようとする課題】
上述のように、低融点（融点２６０℃以下）のＰｂフリーはんだを用いて、パワー半導体素子をリードフレームにダイマウントする従来の製造方法でパワー半導体装置を製造した場合、ダイマウント後、リードフレームとパワー半導体素子を金属ワイヤで結線する際に、加熱によりはんだが溶融してワイヤ結線が不可能となる。
【０００９】
また、パワー半導体装置を基板に表面実装する際、リフロー時にダイマウントに用いた低融点のはんだが溶融する。図１０に示すように溶融したはんだ３２は封止体３５から外部へ漏出しようと作用し、その結果、凝固後にはんだ３２の中にボイドが形成され不良品となる。このことから、従来のダイマウント用いたパワー半導体装置の製造方法では、はんだのＰｂフリー化を適用することが困難である。
【００１０】
本発明はこれらの事情に基づいてなされたもので、低融点のＰｂフリーはんだを用いた信頼性の高いパワー半導体装置の製造方法を提供することを目的としている。
【００１１】
【課題を解決するための手段】
請求項１の発明による手段によれば、パワー半導体素子を鉛フリーはんだによってリードフレームにダイマウントして、ワイヤボンディングによりリードと前記パワー半導体素子上の電極とを結線した後、前記パワー半導体素子と前記リードの少なくとも一部とを外囲器内に封止する工程を有するパワー半導体装置の製造方法であって、
前記リードフレームに前記パワー半導体素子がダイマウントされる際に、前記鉛フリーはんだが再溶融した際の流動を拘束する封止体を、前紀鉛フリーはんだを囲むように前記リードフレーム上に配置するとともに、前記外囲器内に前記封止体を封止することを特徴とするパワー半導体装置の製造方法である。
【００１２】
また請求項２の発明による手段によれば、前記接合工程では、予め前記リードフレームに封止体が塗布されている状態で、接合面に前記鉛フリーはんだが蒸着された前記パワー半導体素子を押圧して加熱することを特徴とするパワー半導体装置の製造方法である。
【００１３】
また請求項３の発明による手段によれば、前記接合工程では、予め前記リードフレームにはんだペーストを含有した封止体が塗布されている状態で、接合面に前記鉛フリーはんだが蒸着されたパワー半導体素子を押圧して加熱することを特徴とするパワー半導体装置の製造方法である。
【００１４】
また請求項４の発明による手段によれば、前記封止体は、シリコーン系樹脂、ポリイミド系樹脂、またはシリコーン系樹脂とポリイミド系樹脂とエポキシ系樹脂の３つの樹脂のうち少なくとも２つの混成樹脂から構成され、外囲器はエポキシ系樹脂から構成されていることを特徴とするパワー半導体装置の製造方法である。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００１６】
発明者は、低融点（融点２６０℃以下）のＰｂフリーはんだを用いて、パワー半導体素子をリードフレームにダイマウントし、かつ、その後の工程での熱による影響を排除した方法について検討した結果、以下のようなパワー半導体装置の構造とその製造方法を確立した。図１（ａ）および（ｂ）は、本発明の製造方法によるパワー半導体装置の構成断面図である。
【００１７】
リードフレーム１の一方の表面にはＰｂフリーはんだ２によりパワー半導体素子３が接合されている。Ｐｂフリーはんだ２とパワー半導体素子３の端面は封止体４で固定されている。封止体４は、図１（ａ）に示したようにパワー半導体素子３の厚さ方向の半分程度の高さから、図１（ｂ）に示したようにパワー半導体素子３の表面の一部を覆う位置まで、その間でも適宜選択して設定することができる。また、パワー半導体素子３の電極とリードフレーム１の所定位置とは金属ワイヤ５により結線されている。また、リードフレーム１の表面に設けられたパワー半導体素子３と封止体４と金属ワイヤ５とは、リードフレーム１と共に外囲器を形成する蓋体６により封止されている。
【００１８】
なお、封止体４としては、リードフレーム１であるＣｕフレームとの密着性の優れ、かつ、耐吸湿性に優れるものを使用することで、リフロー炉でのリフロー時のボイド発生を抑制している。また、蓋体６としては、パッケージ全体としての強度や信頼性を保つため通常のエポキシ系樹脂を使用している。
【００１９】
図２は、このパワー半導体装置の製造工程を示すフロー図である。
【００２０】
まず、パワー半導体素子３をダイボンダ（不図示）によりリードフレーム１の所定位置にマウントしてＰｂフリーはんだ２によってはんだ接合する（Ｓ１）。次に、パワー半導体素子３とＰｂフリーはんだ２の各端部を封止体４で覆い、パワー半導体素子３とＰｂフリーはんだ２の覆われた部分は封止体４によって密閉して固定する（Ｓ２）。次に、パワー半導体素子３の電極とリードフレーム１の所定位置とをそれぞれワイヤボンディング装置（不図示）を用いて金属ワイヤ５で結線する（Ｓ３）。次に、蓋体６で全体をパッケージングする（Ｓ４）。その後、（Ｓ４）にて得られたパワー半導体装置を配線基板にマウントし、リフロー炉によりはんだ付けにて実装する（Ｓ５）。
【００２１】
すなわち、この製造方法により、封止体４でパワー半導体素子３とＰｂフリーはんだ２の周囲を密閉して固定することにより、ワイヤボンディングの際の加熱（２８０℃）により密閉された内部でＰｂフリーはんだ２が溶融した場合でも金属ワイヤ５での結線が可能となる。また、２種類の異なる封止体（封止体４、蓋体６）を用いることで、従来のように全て単一のエポキシ系樹脂で封止する場合に比べて、リフロー時の密閉された内部のＰｂフリーはんだ２のボイド発生を抑制することができることを確認した。
【００２２】
したがって、低融点のＰｂフリーはんだ２を用いてパワー半導体装置を製造することが可能となり、リフロー工程で、ボイドの発生を抑制できパワー半導体装置としての性能の信頼性を保証することができる。
【００２３】
次に、本発明のパワー半導体装置の製造方法の実施例について説明する。
【００２４】
（実施例１）
図３（ａ）〜（ｅ）は、パワー半導体装置の製造方法における工程を示す模式図である。
【００２５】
まず、図３（ａ）に示すように、Ｃｕのリードフレーム１の一方の面に、Ｓｎ−１０Ｓｂ−０．１ＰのＰｂフリーはんだ２を３２０℃（２４５℃以上であればよい）加熱で溶融し供給する。Ｐｂフリーはんだ２の種類としては、ＳｎＳｂ系に限らずＳｎＡｇ系、ＳｎＣｕ系、ＳｎＡｇＣｕ系およびＳｎＺｎ系を用いることも可能である。
【００２６】
次に、図３（ｂ）に示すように、溶融Ｐｂフリーはんだ２の表面にパワー半導体素子３をダイボンダ７でスクラブをかけながらマウントする。
【００２７】
次に、図３（ｃ）に示すように、封止体４であるエポキシ系樹脂とシリコーン系樹脂の混成樹脂をディスペンサ８により、矢印Ａで示すように、リードフレーム１の表面にＰｂフリーはんだ２の周囲全体を覆うように供給し、加熱板（不図示）により封止体４を硬化させる。この時、硬化した封止体４はパワー半導体素子３を覆うように配置され、Ｐｂフリーはんだ２が溶融しても封止体４でパワー半導体素子３が固定されている。ただし、パワー半導体素子３の上面の金属ワイヤ５が結線される部分は封止体４で覆われないようにする。
【００２８】
なお、封止体４をリードフレーム１の所定の位置に供給しやすいように、リードフレーム１の形状を図４（ａ）および（ｂ）に示すように、立ち上がり部９ａ、９ｂを設けたダム構造を形成したものを用いることもできる。また、このダム構造による立ち上がり部９ａ、９ｂは、封止体４の内側への水分の浸入を防ぐ役割も果たしている。
【００２９】
次に、図３（ｄ）に示すように、パワー半導体素子３の上表面に形成されている電極とリードフレーム１を、金属ワイヤ５（Ａｕワイヤ）を用いて２８０℃の加熱で結線する。２８０℃の加熱でＰｂフリーはんだ２は溶融するが、封止体４でパワー半導体素子３が固定されているのでワイヤ結線は十分に可能である。
【００３０】
次に、図３（ｄ）に示すように、蓋体６であるエポキシ系樹脂をリードフレーム１の他方の面が露出するようにリードフレーム１、Ｐｂフリーはんだ２、パワー半導体素子３、封止体４および金属ワイヤ５を封止する。このような工程による製造方法により、図１に示したようなパッケージされたパワー半導体装置が得られる。その後、リフロー炉（不図示）でこのパワー半導体装置を基板に実装する。
【００３１】
なお、封止体４として、Ｃｕフレームとの密着性の優れるもの、耐吸湿性に優れるものとして、エポキシ系樹脂とシリコーン系樹脂の混成樹脂を使用することで、パッケージ内への水分の浸入を抑制する。また、蓋体６としては、パッケージ全体としての強度や信頼性を保つため通常のエポキシ系樹脂を使用する。
【００３２】
このように、２種類の異なる封止体（封止体４、蓋体６）を用いることで、リフロー時のＰｂフリーはんだ２のボイド発生を抑制し、低融点のＰｂフリーＰｂフリーはんだ２を用いてパワー半導体装置を製造することができる。
【００３３】
なお、封止体４としては、これらの作用を達成できるものであれば、エポキシ系樹脂とシリコーン系樹脂の混成樹脂に限らず、シリコーン系樹脂やポリイミド系樹脂、または、シリコーン系樹脂とポリイミド系樹脂とエポキシ系樹脂の３つの樹脂のうち２つ以上の混成樹脂から構成される樹脂を用いることもできる。このような方法で製造されたパワー半導体装置は、リフロー工程でのＰｂフリーはんだ２のボイドの発生率が低く、実装後の製品としても高い信頼性を保証することができる。
【００３４】
（実施例２）
図５（ａ）〜（ｅ）は、パワー半導体装置の製造方法における工程を示す模式図である。
【００３５】
まず、図５（ａ）に示すように、Ｃｕのリードフレーム１の一方の面に、封止体４ａであるエポキシ系樹脂とシリコーン系樹脂の混成樹脂をディスペンサ８により供給する。
【００３６】
次に、図５（ｂ）および（ｃ）に示すように、接合面にＳｎ−１０Ｓｂ−０．１ＰによるＰｂフリーはんだ２を蒸着したパワー半導体素子３を封止体４ａの上からダイボンダ７でマウントして封止体４ａの中へ押し込み、３２０℃で熱圧着してパワー半導体素子３の裏面のＰｂフリーはんだ２をリードフレーム１に接続する。Ｐｂフリーはんだ２の種類としては、ＳｎＳｂ系に限らずＳｎＡｇ系、ＳｎＣｕ系、ＳｎＡｇＣｕ系およびＳｎＺｎ系を用いることも可能である。封止体４ａはパワー半導体素子３が押し込まれたため、パワー半導体素子３の周囲へ移動してパワー半導体素子３に供給されているＰｂフリーはんだ２の周囲部全体とパワー半導体素子３の側面を覆う。それにより、Ｐｂフリーはんだ２が溶融しても、封止体４ａでパワー半導体素子３が固定される。ただし、パワー半導体素子３の上面の金属ワイヤ５が結線される部分は封止体４ａで覆われないようにする。
【００３７】
次に、図５（ｄ）に示すように、パワー半導体素子３の上面に形成された電極とリードフレーム１を、ワイヤボンディング装置（不図示）により金属ワイヤ５を用いて２８０℃の加熱で結線する。この場合、２８０℃の加熱でＰｂフリーはんだ２は溶融するが、封止体４ａでパワー半導体素子３が固定されているのでワイヤ結線が可能である。
【００３８】
次に、図５（ｅ）に示すように、蓋体６であるエポキシ系樹脂でリードフレーム１の他方の面が露出するように、リードフレーム１、Ｐｂフリーはんだ２、パワー半導体素子３、封止体４ａおよび金属ワイヤ５を封止する。このような工程による製造方法により、図１に示したようなパッケージされたパワー半導体装置が得られる。その後、リフロー炉（不図示）でこのパワー半導体装置を基板に実装する。
【００３９】
（実施例３）
図６（ａ）〜（ｅ）は、パワー半導体装置の製造方法における工程を示す模式図である。
【００４０】
まず、図６（ａ）に示すように、Ｃｕのリードフレーム１の一方の面に、はんだペーストを含有したエポキシ系樹脂とシリコーン系樹脂の混成樹脂で形成された封止体４ｂを印刷する。
【００４１】
次に、図６（ｂ）および（ｃ）に示すように、あらかじめＳｎ−３．５ＡｇＰｂフリーはんだ２を裏面に蒸着したパワー半導体素子３を封止体４ｂの上からリードフレーム１にダイボンダ７で加熱・加圧してマウントする。Ｐｂフリーはんだ２の種類としては、ＳｎＡｇ系に限らずＳｎＳｂ系ＳｎＣｕ系、ＳｎＡｇＣｕ系およびＳｎＺｎ系を用いることも可能である。封止体４ｂはパワー半導体素子３が押し込まれたため、パワー半導体素子３の周囲へ移動してパワー半導体素子３に蒸着されているＰｂフリーはんだ２の周囲部全体とパワー半導体素子３の側面を覆う。それにより、Ｐｂフリーはんだ２が溶融しても、封止体４ｂの樹脂でパワー半導体素子３が固定される。ただし、パワー半導体素子３の上面の金属ワイヤ５が結線される部分は封止体４ｂで覆われないようにする。
【００４２】
次に、図６（ｄ）に示すように、パワー半導体素子３の上面に形成されている電極とリードフレーム１を、金属ワイヤ５を用いて２８０℃の加熱で結線する。２８０℃の加熱でＰｂフリーはんだ２は溶融するが、封止体４ｂでパワー半導体素子３が固定されているのでワイヤ結線が可能である。
【００４３】
次に、図６（ｅ）に示すように、蓋体６であるエポキシ系樹脂をリードフレーム１の他方の面が露出するようにリードフレーム１、Ｐｂフリーはんだ２、パワー半導体素子３、封止体４ｂおよび金属ワイヤ５を封止する。このような工程による製造方法により、図１に示したようなパッケージされたパワー半導体装置が得られる。その後、リフロー炉（不図示）でこのパワー半導体装置を基板に実装する。
【００４４】
なお、上述の各実施例において、封止体４、４ａ，４ｂとして、Ｃｕフレームとの密着性の優れた樹脂で、かつ、耐吸湿性に優れた樹脂として、エポキシ系樹脂とシリコーン系樹脂の混成樹脂を使用することで、パッケージ内への水分の浸入を抑制している。また、蓋体６としては、パッケージ全体としての強度や信頼性を保つため通常のエポキシ系樹脂を使用している。
【００４５】
なお、封止体４、４ａ，４ｂとしては、これらの作用を達成できるものであれば、エポキシ系樹脂とシリコーン系樹脂の混成樹脂に限らず、シリコーン系樹脂やポリイミド系樹脂、またはシリコーン系樹脂とポリイミド系樹脂とエポキシ系樹脂の３つの樹脂のうち２つ以上の混成樹脂から構成される樹脂を用いることもできる。
【００４６】
上述のように本発明によれば、２種類の異なる封止体（封止体４、４ａ，４ｂ、蓋体６）を用いることで、リフロー時のはんだのボイド発生を抑制し、低融点（融点２６０℃以下）のＰｂフリーはんだを用いてパワー半導体装置を製造することができる。
【００４７】
また、上述の方法で製造されたパワー半導体装置は、リフロー工程に晒された際に、内部のダイマウントに使用したはんだのボイドの発生率が低く、基板への実装後の製品としての高い信頼性を保証することができる。
【００４８】
【発明の効果】
本発明によれば、Ｐｂフリーはんだを用いて信頼性の高いパワー半導体装置を製造することが可能である。
【００４９】
また、それにより製造されたパワー半導体装置は、基板への実装後も製品としての高い信頼性が実現できる。
【図面の簡単な説明】
【図１】（ａ）および（ｂ）は、本発明の製造方法によるパワー半導体装置の構成断面図。
【図２】本発明のパワー半導体装置の製造方法の工程を示すフロー図。
【図３】（ａ）〜（ｅ）は、本発明のパワー半導体装置の製造方法の実施例の工程を示す模式図。
【図４】（ａ）および（ｂ）は、リードフレームの変形例の形状を示す模式図。
【図５】（ａ）〜（ｅ）は、本発明のパワー半導体装置の製造方法の実施例の工程を示す模式図。
【図６】（ａ）〜（ｅ）は、本発明のパワー半導体装置の製造方法の実施例の工程を示す模式図。
【図７】（ａ）〜（ｆ）は、従来のパワー半導体装置の製造方法のプロセスを示す模式図。
【図８】従来のパワー半導体装置の模式図。
【図９】パワー半導体装置を表面実装した模式図。
【図１０】溶融したはんだによるボイド発生の説明図。
【符号の説明】
１…リードフレーム、２…はんだ、３…パワー半導体素子、４、４ａ、４ｂ…封止体、５…金属ワイヤ、６…蓋体、９ａ、９ｂ…立ち上がり部

Claims (4)

  1. パワー半導体素子を鉛フリーはんだによってリードフレームにダイマウントして、ワイヤボンディングによりリードと前記パワー半導体素子上の電極とを結線した後、前記パワー半導体素子と前記リードの少なくとも一部とを外囲器内に封止する工程を有するパワー半導体装置の製造方法であって、
    前記リードフレームに前記パワー半導体素子がダイマウントされる際に、前記鉛フリーはんだが再溶融した際の流動を拘束する封止体を、前紀鉛フリーはんだを囲むように前記リードフレーム上に配置するとともに、前記外囲器内に前記封止体を封止することを特徴とするパワー半導体装置の製造方法。
  2. 前記接合工程では、予め前記リードフレームに封止体が塗布されている状態で、接合面に前記鉛フリーはんだが蒸着された前記パワー半導体素子を押圧して加熱することを特徴とする請求項１記載のパワー半導体装置の製造方法。
  3. 前記接合工程では、予め前記リードフレームにはんだペーストを含有した封止体が塗布されている状態で、接合面に前記鉛フリーはんだが蒸着されたパワー半導体素子を押圧して加熱することを特徴とする請求項１または請求項２記載のパワー半導体装置の製造方法。
  4. 前記封止体は、シリコーン系樹脂、ポリイミド系樹脂、またはシリコーン系樹脂とポリイミド系樹脂とエポキシ系樹脂の３つの樹脂のうち少なくとも２つの混成樹脂から構成され、外囲器はエポキシ系樹脂から構成されていることを特徴とする請求項１乃至３記載のパワー半導体装置の製造方法。
JP2002258490A 2002-09-04 2002-09-04 パワー半導体装置の製造方法 Expired - Fee Related JP4010911B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002258490A JP4010911B2 (ja) 2002-09-04 2002-09-04 パワー半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002258490A JP4010911B2 (ja) 2002-09-04 2002-09-04 パワー半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2004096029A true JP2004096029A (ja) 2004-03-25
JP4010911B2 JP4010911B2 (ja) 2007-11-21

Family

ID=32063085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002258490A Expired - Fee Related JP4010911B2 (ja) 2002-09-04 2002-09-04 パワー半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4010911B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073810A (ja) * 2004-09-02 2006-03-16 Toyota Motor Corp パワー半導体モジュールおよびその製造方法
WO2008123386A1 (ja) * 2007-03-22 2008-10-16 Toyota Jidosha Kabushiki Kaisha パワーモジュール及び車両用インバータ
JP2019136248A (ja) * 2018-02-08 2019-08-22 株式会社フジクラ 撮像モジュール、内視鏡、及びカテーテル

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073810A (ja) * 2004-09-02 2006-03-16 Toyota Motor Corp パワー半導体モジュールおよびその製造方法
WO2008123386A1 (ja) * 2007-03-22 2008-10-16 Toyota Jidosha Kabushiki Kaisha パワーモジュール及び車両用インバータ
DE112008000743B4 (de) * 2007-03-22 2013-12-24 Toyota Jidosha Kabushiki Kaisha Leistungsmodul und Wechselrichter für Fahrzeuge
DE112008000743B8 (de) * 2007-03-22 2014-03-13 Toyota Jidosha Kabushiki Kaisha Leistungsmodul und Wechselrichter für Fahrzeuge
JP2019136248A (ja) * 2018-02-08 2019-08-22 株式会社フジクラ 撮像モジュール、内視鏡、及びカテーテル
JP7156801B2 (ja) 2018-02-08 2022-10-19 株式会社フジクラ 内視鏡、及びカテーテル

Also Published As

Publication number Publication date
JP4010911B2 (ja) 2007-11-21

Similar Documents

Publication Publication Date Title
US7408264B2 (en) SMT passive device noflow underfill methodology and structure
JP4262672B2 (ja) 半導体装置およびその製造方法
JP4203666B2 (ja) 電子部品実装方法および電子部品実装構造
CN102760664B (zh) 半导体装置和制造半导体装置的方法
CN101996902B (zh) 半导体器件的制造方法
WO2005093817A1 (ja) 半導体装置及びその製造方法
US20200194350A1 (en) Semiconductor device package with grooved substrate
JP4356581B2 (ja) 電子部品実装方法
TW200427037A (en) Flip chip assembly process and substrate used therewith
JP2008109059A (ja) 電子部品の基板への搭載方法及びはんだ面の形成方法
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP5169354B2 (ja) 接合材料及びそれを用いた接合方法
JP2015188004A (ja) パッケージ、半導体装置及び半導体モジュール
US20130286594A1 (en) Circuit device and method for manufacturing same
KR20110036541A (ko) 무연 주석계 땜납과의 가공 상용성을 위한 금-주석-인듐 땜납
JP4366838B2 (ja) 電子回路モジュールの製造方法
JP4010911B2 (ja) パワー半導体装置の製造方法
JP4134976B2 (ja) 半田接合方法
JP4055158B2 (ja) リードフレーム及びリードフレームを備えた半導体装置
TWI334752B (en) Manufacturing method of circuit device
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
JP2637863B2 (ja) 半導体装置
JP4259431B2 (ja) 半田ペーストおよび半田接合方法
JP2001094004A (ja) 半導体装置、外部接続端子構造体及び半導体装置の製造方法
JP2006054227A (ja) 半導体パワーモジュール及び半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060310

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070904

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100914

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110914

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120914

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130914

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees