JPS6235650A - 半導体装置の電極構造 - Google Patents
半導体装置の電極構造Info
- Publication number
- JPS6235650A JPS6235650A JP60174362A JP17436285A JPS6235650A JP S6235650 A JPS6235650 A JP S6235650A JP 60174362 A JP60174362 A JP 60174362A JP 17436285 A JP17436285 A JP 17436285A JP S6235650 A JPS6235650 A JP S6235650A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- flip chip
- semiconductor substrate
- electrode structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0235—Shape of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0235—Shape of the redistribution layers
- H01L2224/02351—Shape of the redistribution layers comprising interlocking features
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05016—Shape in side view
- H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、フリップチップ形半導体チップの電極構造
に関するものである。
に関するものである。
従来の半導体チップの電極は第３図の断面図に示す構造
になっている。すなわち、第３図において、所定のＰＮ
接合を形成する半導体チップ、例えばＳｉよりなる半導
体基板（１）の表面に厚さ１．５μｍのＳｉｏ、層の絶
縁膜（２）を形成し、その上に１．３μｍの厚さでアル
ミニューム（Ａｒ１層（３）を設け、さらにその上へク
ローム（Ｃｕ） Ｎ ｆ４） 、 ａａＪ （Ｃｕ）層
（５）およびハンダ層（６）を順次設けた構造がフリッ
プチップ（１０）のｆ４極として用いられている。
になっている。すなわち、第３図において、所定のＰＮ
接合を形成する半導体チップ、例えばＳｉよりなる半導
体基板（１）の表面に厚さ１．５μｍのＳｉｏ、層の絶
縁膜（２）を形成し、その上に１．３μｍの厚さでアル
ミニューム（Ａｒ１層（３）を設け、さらにその上へク
ローム（Ｃｕ） Ｎ ｆ４） 、 ａａＪ （Ｃｕ）層
（５）およびハンダ層（６）を順次設けた構造がフリッ
プチップ（１０）のｆ４極として用いられている。
この従来の電極構造の作用について説明すると、まず、
Ａ’１ｌ（３１は周知のごとく半導体基板（１）内のＰ
Ｎ接合部から外部へリードを取り出すための電極として
用いられている。フリップチップ（１０）の電極は、ハ
ンダ付けによりそのチップを組み立てるが、そのとき半
導体基板ｔｉ）の表面が外部と接触しないようにするた
めに、凸起部をもったハンダ層（６）が設けられている
。そして、前記凸起部がハンダ付けの操作でつぶされ、
そして薄くなるのを防ぐために、該凸起部の大部分の厚
さを、ハンダに対する溶解が比較的遅いＣｕ層（５）で
形成している。
Ａ’１ｌ（３１は周知のごとく半導体基板（１）内のＰ
Ｎ接合部から外部へリードを取り出すための電極として
用いられている。フリップチップ（１０）の電極は、ハ
ンダ付けによりそのチップを組み立てるが、そのとき半
導体基板ｔｉ）の表面が外部と接触しないようにするた
めに、凸起部をもったハンダ層（６）が設けられている
。そして、前記凸起部がハンダ付けの操作でつぶされ、
そして薄くなるのを防ぐために、該凸起部の大部分の厚
さを、ハンダに対する溶解が比較的遅いＣｕ層（５）で
形成している。
ここで人１層（３）とＣｕ層（５）とは互いに密着強度
が弱いので、接着の役目をもつＣｒ層（４）を両者間に
介在させろことによって、凸起部（これをバンブ接点と
いう）を形成している。このフリップチップ（ｌＯ）は
第４図に示すように、絶縁基板（７）上に配線端子（９
）を形成しさらにその上に形成したハンダ層（８）の表
面に、フリップチップ（１０）のパンダ接点（６）の位
置合わせを行った後、高温で両ハンダ層を互いに溶融し
てこれらを接合させ、その後全体を樹脂（１２）で被覆
する。
が弱いので、接着の役目をもつＣｒ層（４）を両者間に
介在させろことによって、凸起部（これをバンブ接点と
いう）を形成している。このフリップチップ（ｌＯ）は
第４図に示すように、絶縁基板（７）上に配線端子（９
）を形成しさらにその上に形成したハンダ層（８）の表
面に、フリップチップ（１０）のパンダ接点（６）の位
置合わせを行った後、高温で両ハンダ層を互いに溶融し
てこれらを接合させ、その後全体を樹脂（１２）で被覆
する。
このようにして、組み立てられた半導体素子が実際に使
用される場合に周囲温度が変動すると、フリップチップ
（１０１’と絶縁基板（７）との熱膨張の差により、バ
ンブ接点（６）にストレスが加わる。また、従来構造の
電極ではその破壊強度が不十分であったため、繰り返し
応力により第３図の人１層（３）とＣｒ層（４）あるい
はＣｒ層（４）とＣｕ層（５）との境界面で破談を生じ
やすい欠点があった。またこれら境界面の密着強度を保
つには接触面積を大きくする必要があり、このことは半
導体チップの面積が大きくなるので、コストが高くなる
欠点があった。
用される場合に周囲温度が変動すると、フリップチップ
（１０１’と絶縁基板（７）との熱膨張の差により、バ
ンブ接点（６）にストレスが加わる。また、従来構造の
電極ではその破壊強度が不十分であったため、繰り返し
応力により第３図の人１層（３）とＣｒ層（４）あるい
はＣｒ層（４）とＣｕ層（５）との境界面で破談を生じ
やすい欠点があった。またこれら境界面の密着強度を保
つには接触面積を大きくする必要があり、このことは半
導体チップの面積が大きくなるので、コストが高くなる
欠点があった。
この発明は、上記のような欠点を除去するためになされ
たもので、応力に対し密着強度を強くした電極構造によ
り、信頼性の高いフリップチップを得ることを目的とす
る。
たもので、応力に対し密着強度を強くした電極構造によ
り、信頼性の高いフリップチップを得ることを目的とす
る。
この発明に係るフリップチップの電極構造は、半導体基
板上に形成した絶縁層の表面に凹凸の領域を設けるよう
にして、上記の欠点を改良したものである。
板上に形成した絶縁層の表面に凹凸の領域を設けるよう
にして、上記の欠点を改良したものである。
この発明における電極構造では、絶縁層の表面に凹凸の
領域を設けたことにより、平面上の面積を増大させるこ
となく、各金属間および絶縁層とＡ１層間の接触面積を
増大させることができる。
領域を設けたことにより、平面上の面積を増大させるこ
となく、各金属間および絶縁層とＡ１層間の接触面積を
増大させることができる。
さらには、従来の接触面に対して垂直方向にも接触面を
有するので、半導体基板の表面に平行な方向の応力に対
する強度も向上する。
有するので、半導体基板の表面に平行な方向の応力に対
する強度も向上する。
以下、この発明の一実施例を第１図の断面図によって説
明する。なお、第１図において第３図と同一素子にはこ
れと同一の符号を付しである。
明する。なお、第１図において第３図と同一素子にはこ
れと同一の符号を付しである。
（２１）は半導体（１）の表面に形成された第１絶縁層
で、これは例えば１．０００〜５．０００大の厚さを有
し、そして周知の写真製版技術により部分的に除去され
ている。（２２）は第１絶縁層（２１）の上に形成され
たＳｉｏ２よりなる第２絶縁層で、その厚さは約１〜１
．５μｍである。このようにして最終的には第２絶縁層
（２２）の表面に凹凸部（２３）を有する絶縁層が得ら
れる。これらの写真製版工程は、半導体基板（１）内に
ＰＮ接合を形成するときに同時に行われるので、工程と
して増加することはない。この第２絶縁層（２２）の上
へ従来と同様にしてアルミニューム（Ａｊ）層（３）、
クローム（Ｃｒ１層（４）、銅（Ｃｕ）Ｊ！Ｊ（５］、
ハンダ層（６）を順次形成してフリップチップの電極が
完成する。
で、これは例えば１．０００〜５．０００大の厚さを有
し、そして周知の写真製版技術により部分的に除去され
ている。（２２）は第１絶縁層（２１）の上に形成され
たＳｉｏ２よりなる第２絶縁層で、その厚さは約１〜１
．５μｍである。このようにして最終的には第２絶縁層
（２２）の表面に凹凸部（２３）を有する絶縁層が得ら
れる。これらの写真製版工程は、半導体基板（１）内に
ＰＮ接合を形成するときに同時に行われるので、工程と
して増加することはない。この第２絶縁層（２２）の上
へ従来と同様にしてアルミニューム（Ａｊ）層（３）、
クローム（Ｃｒ１層（４）、銅（Ｃｕ）Ｊ！Ｊ（５］、
ハンダ層（６）を順次形成してフリップチップの電極が
完成する。
ここでバンブ接点に垂直方向および水平方向に力を加え
てこれを破壊した場合に、その破壊強度と破断面につい
て調べてみると、次の結果が判明した。すなわち、従来
のハンプ接点では人１層（３）とＣｒ層（４）あるいは
Ｃｒ層（４）とＣｕ層（５）との境界面で破断したもの
が、１００個のサンプルのうち２５％位あり、残り７５
％はハンダ自体あるいは半導体自体の破断てあった。従
ってこれらの従来のバンブ接点の境界面における破壊強
度はハンダまたは半導体自体のそれに比べ約以下であっ
た。これに対して本発明による電極構造では、すべてハ
ンダ自体または半導体自体の破断てあり、従って境界面
における破壊強度は従来の２倍以上であった。
てこれを破壊した場合に、その破壊強度と破断面につい
て調べてみると、次の結果が判明した。すなわち、従来
のハンプ接点では人１層（３）とＣｒ層（４）あるいは
Ｃｒ層（４）とＣｕ層（５）との境界面で破断したもの
が、１００個のサンプルのうち２５％位あり、残り７５
％はハンダ自体あるいは半導体自体の破断てあった。従
ってこれらの従来のバンブ接点の境界面における破壊強
度はハンダまたは半導体自体のそれに比べ約以下であっ
た。これに対して本発明による電極構造では、すべてハ
ンダ自体または半導体自体の破断てあり、従って境界面
における破壊強度は従来の２倍以上であった。
これは外部から加わった応力が、従来のバンブ接点の形
状からみてＡｔ’層（３）とＣｒＪｉ（４１の境界面端
に集中し、これが一番強度の弱い部分例えばＡｊ −Ｃ
ｒの間で破壊が進行するにつれて、応力の集中点はＡｊ
Ｊｉｆ（３１とＣｒ層（４）の境界面に沿って移動し、
これが原因で全体的な破壊に至ると考えられる。一方、
本発明のように凹凸部がある境界面では、その形状が一
定でないなめに、応力の集中点は最も弱い部分、例えば
人Ｎ−ＣｒあるいはＣｒ−Ｃｕ境界面に連続的に発生せ
ずに分散し、これが前記境界面以外の部分で破断が生ず
る原因と考えられる。
状からみてＡｔ’層（３）とＣｒＪｉ（４１の境界面端
に集中し、これが一番強度の弱い部分例えばＡｊ −Ｃ
ｒの間で破壊が進行するにつれて、応力の集中点はＡｊ
Ｊｉｆ（３１とＣｒ層（４）の境界面に沿って移動し、
これが原因で全体的な破壊に至ると考えられる。一方、
本発明のように凹凸部がある境界面では、その形状が一
定でないなめに、応力の集中点は最も弱い部分、例えば
人Ｎ−ＣｒあるいはＣｒ−Ｃｕ境界面に連続的に発生せ
ずに分散し、これが前記境界面以外の部分で破断が生ず
る原因と考えられる。
なお、上記の実施例では絶縁層を２段階に形成し、そし
て第２絶縁層の表面に凹凸部を形成したが、これは単一
層の絶縁層のうち写真製版技術を用いて必要な部分のみ
を除去してもよし）。また４世の実施例としては第２図
の断面図に示すヨウζこ、絶縁層（２）の上に形成され
たＡｆｆ層（３］）の表面のみに凹凸部（３２）を設け
てもよい。この場合絶縁層（２）とＡＮ層（３１）の密
着強度は通常他の接合部に比べて強いので、上記実施例
と同様の効果を奏することができる。
て第２絶縁層の表面に凹凸部を形成したが、これは単一
層の絶縁層のうち写真製版技術を用いて必要な部分のみ
を除去してもよし）。また４世の実施例としては第２図
の断面図に示すヨウζこ、絶縁層（２）の上に形成され
たＡｆｆ層（３］）の表面のみに凹凸部（３２）を設け
てもよい。この場合絶縁層（２）とＡＮ層（３１）の密
着強度は通常他の接合部に比べて強いので、上記実施例
と同様の効果を奏することができる。
以上のように、この発明によれば、絶縁層の表面および
金属間の接合部を設けることにより、バンブ破断強度を
強＜１７なので、同一面積ならば、従来に比へ半導体素
子の信頼性が向上し、また同一強度ならばバンブの面積
を小さくすることができるので、コストの安価なものが
得られろ効果がある。
金属間の接合部を設けることにより、バンブ破断強度を
強＜１７なので、同一面積ならば、従来に比へ半導体素
子の信頼性が向上し、また同一強度ならばバンブの面積
を小さくすることができるので、コストの安価なものが
得られろ効果がある。
第１図はこの発明の一実施例による半導体装置の電極構
造を示す断面図、第２図は他の実施例による電極構造の
断面図、第３図は従来の電極構造を示す断面図、第４図
はフリップチップの電極を説明するための断面図である
。 図中、（１）は半導体基板、ｆ２＋、 （２１）および
（２２）は絶縁層、＋３１． ＋３］）は人１層、（
４）はＣｒ層、（５）はＣｕ層、（６１，（８１はハン
ダ層、（７）は絶縁基板、（９）は配線端子、（１０）
はフリップチップ、（１２）は樹脂、（２３） 、
（３２）は凹凸部である。 なお、各図中同一符号は同一または相当部分を示す。
造を示す断面図、第２図は他の実施例による電極構造の
断面図、第３図は従来の電極構造を示す断面図、第４図
はフリップチップの電極を説明するための断面図である
。 図中、（１）は半導体基板、ｆ２＋、 （２１）および
（２２）は絶縁層、＋３１． ＋３］）は人１層、（
４）はＣｒ層、（５）はＣｕ層、（６１，（８１はハン
ダ層、（７）は絶縁基板、（９）は配線端子、（１０）
はフリップチップ、（１２）は樹脂、（２３） 、
（３２）は凹凸部である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 半導体基板の表面に絶縁層を介して設けられた１つ以
上の金属を含む第１の金属電極を有し、この第１の電極
から外部へ接続された第２の電極との接合部の直下にあ
る領域で、前記絶縁層と第１の電極との接合部および前
記第１の電極を構成する第１の金属と第２の金属との接
合部にそれぞれ凹凸を設けたことを特徴とする電極構造
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174362A JPS6235650A (ja) | 1985-08-09 | 1985-08-09 | 半導体装置の電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60174362A JPS6235650A (ja) | 1985-08-09 | 1985-08-09 | 半導体装置の電極構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6235650A true JPS6235650A (ja) | 1987-02-16 |
Family
ID=15977292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60174362A Pending JPS6235650A (ja) | 1985-08-09 | 1985-08-09 | 半導体装置の電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6235650A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022131A (ja) * | 1988-06-13 | 1990-01-08 | Hitachi Ltd | 半導体集積回路装置 |
| US5872399A (en) * | 1996-04-01 | 1999-02-16 | Anam Semiconductor, Inc. | Solder ball land metal structure of ball grid semiconductor package |
| US6111317A (en) * | 1996-01-18 | 2000-08-29 | Kabushiki Kaisha Toshiba | Flip-chip connection type semiconductor integrated circuit device |
| US6162664A (en) * | 1996-12-27 | 2000-12-19 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating a surface mounting type semiconductor chip package |
| KR100571752B1 (ko) * | 1999-04-06 | 2006-04-18 | 삼성전자주식회사 | 칩 스케일 패키지 |
-
1985
- 1985-08-09 JP JP60174362A patent/JPS6235650A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH022131A (ja) * | 1988-06-13 | 1990-01-08 | Hitachi Ltd | 半導体集積回路装置 |
| US6111317A (en) * | 1996-01-18 | 2000-08-29 | Kabushiki Kaisha Toshiba | Flip-chip connection type semiconductor integrated circuit device |
| US5872399A (en) * | 1996-04-01 | 1999-02-16 | Anam Semiconductor, Inc. | Solder ball land metal structure of ball grid semiconductor package |
| US6162664A (en) * | 1996-12-27 | 2000-12-19 | Hyundai Electronics Industries Co., Ltd. | Method for fabricating a surface mounting type semiconductor chip package |
| KR100571752B1 (ko) * | 1999-04-06 | 2006-04-18 | 삼성전자주식회사 | 칩 스케일 패키지 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW417232B (en) | Semiconductor device and process for producing the same | |
| JPS6138612B2 (ja) | ||
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JP2003133497A (ja) | 薄型半導体素子 | |
| JPS60242653A (ja) | リ−ドフレ−ム用複合材 | |
| JPS6235650A (ja) | 半導体装置の電極構造 | |
| JPH10294337A (ja) | 半導体装置及びその製造方法 | |
| JP2000077458A (ja) | フリップチップ実装方法 | |
| KR930002280B1 (ko) | 반도체 회로소자 접촉 시스템 | |
| JPH02271561A (ja) | 樹脂封止型半導体装置 | |
| JP2750859B2 (ja) | 半導体装置の製造方法 | |
| JPH02168640A (ja) | 異なる基板間の接続構造 | |
| JPH08307192A (ja) | 表面弾性波デバイス | |
| JP4608178B2 (ja) | 電子デバイスおよび電子デバイス形成方法 | |
| JPH0341475Y2 (ja) | ||
| JP2000077467A (ja) | 半導体装置 | |
| JPH04299541A (ja) | ダイボンディング構造体 | |
| JPS62183133A (ja) | 半導体装置 | |
| JPS59213165A (ja) | 半導体装置 | |
| JPH08250545A (ja) | 半導体装置およびその製造方法 | |
| JP2001077517A (ja) | 電子部品及びその製造方法 | |
| JP2753363B2 (ja) | 半導体装置 | |
| JPH1074801A (ja) | 半導体装置の実装方法 | |
| JPH06163547A (ja) | 半導体装置 | |
| JP2001223306A (ja) | 半導体装置およびその製造方法 |