JP2003133497A - 薄型半導体素子 - Google Patents

薄型半導体素子

Info

Publication number
JP2003133497A
JP2003133497A JP2001331244A JP2001331244A JP2003133497A JP 2003133497 A JP2003133497 A JP 2003133497A JP 2001331244 A JP2001331244 A JP 2001331244A JP 2001331244 A JP2001331244 A JP 2001331244A JP 2003133497 A JP2003133497 A JP 2003133497A
Authority
JP
Japan
Prior art keywords
lead
envelope
semiconductor chip
semiconductor device
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001331244A
Other languages
English (en)
Inventor
Yoshiaki Inoue
義昭 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Components Co Ltd
Original Assignee
Toshiba Components Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Components Co Ltd filed Critical Toshiba Components Co Ltd
Priority to JP2001331244A priority Critical patent/JP2003133497A/ja
Publication of JP2003133497A publication Critical patent/JP2003133497A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H01L2224/40249—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】本発明は、第１のリードの側面と外囲器との密
着性を高めて剥がれ不良を回避するとともに、半導体チ
ップへにクラックが生じることを回避することを課題と
する。 【解決手段】第1のリード１１と、この第1のリード１１
と離間すると共に一部が第１のリード１１と段違いに配
置された第２のリード１２と、前記第1のリード１１上
に半田層１３ａを介して搭載された半導体チップ１４
と、前記半導体チップ１４及び第２のリード１２と夫々
半田層１３ｂ，１３ｃを介して接続されたコネクター１
５と、前記第１、第２のリードの夫々の一部、半導体チ
ップ及びコネクターを樹脂封止する外囲器１６とを具備
し、前記第１のリード１１のうち、該リード１１の長手
方向に沿う両端部でかつ外囲器１６と接する付近の厚み
を他の部分の厚みと比べて薄くしたことを特徴とする薄
型半導体素子。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、外囲器と接するリ
ード部の形状に改良を施した薄型半導体素子に関する。
【０００２】
【従来の技術】従来、薄型半導体素子としては、例えば
図３（Ａ）〜（Ｃ）に示すものが知られている。ここ
で、図３（Ａ）は同薄型半導体素子の平面図、図３
（Ｂ）は図３（Ａ）のＸ−Ｘ線に沿う断面図、図３
（Ｃ）は図３（Ａ）のＹ−Ｙ線に沿う断面図を示す。
【０００３】図中の符番１は第1のリードを示す。ここ
で、第１のリード１は、予め板状の素材を金型で打ち抜
き成形することにより形成されている。前記第1のリー
ド１と離間した位置には、一部が第１のリードと段違い
に配置された第２のリード２が配置されている。前記第
1のリード１上には、半田層３ａを介して半導体チップ
４が搭載されている。前記半導体チップ４及び前記第２
のリード２には、夫々半田層３ｂ，３ｃを介してコネク
ター５が接続されている。前記第１のリード１の一部、
第２のリード２の一部、半導体チップ４及びコネクター
５はエポキシ樹脂製の外囲器６により樹脂封止されてい
る。
【０００４】こうした構成の薄型半導体素子は、次のよ
うにして製造される。まず、板状の素材をした第１のリ
ード１に半田層３ａを、第２のリード２に半田層３ｂを
形成する。次に、半田層３ａ上に半導体チップ４を搭載
する。つづいて、半導体チップ４上に半田層３ｃを形成
した後、コネクター５を半田層３ｂ、３ｃを介して半導
体チップ４、第２のリード２上に載せる。ひきつづき、
リフローを施し、半田層３ａ，３ｂ，３ｃを融着させた
後、半導体チップ４等の樹脂封止を行って外囲器６を形
成し、薄型半導体素子を製造する。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
薄型半導体素子の場合、第１のリード１は板状の素材を
金型で打ち抜きして成形するため、第１のリード１の側
面と外囲器６との密着性が弱く、剥がれ不良が生じた
り、半導体チップ４への機械的、熱的応力により半導体
チップ４にクラックが生じたりする恐れがある。
【０００６】本発明はこうした事情を考慮してなされた
もので、第１のリードのうち、該リードの長手方向に沿
う両端部でかつ外囲器と接する付近の厚みを他の部分の
厚みと比べて薄くすることにより、第１のリードの側面
と外囲器との密着性を高めて剥がれ不良を回避するとと
もに、半導体チップにクラックが生じることを回避しえ
る薄型半導体素子を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、第1のリード
と、この第1のリードと離間すると共に一部が第１のリ
ードと段違いに配置された第２のリードと、前記第1の
リード上に半田層を介して搭載された半導体チップと、
前記半導体チップ及び第２のリードと夫々半田層を介し
て接続されたコネクターと、前記第１、第２のリードの
夫々の一部、半導体チップ及びコネクターを樹脂封止す
る外囲器とを具備し、前記第１のリードのうち、該リー
ドの長手方向に沿う両端部でかつ外囲器と接する付近の
厚みを他の部分の厚みと比べて薄くしたことを特徴とす
る薄型半導体素子である。
【０００８】本発明において、第１のリードの長手方向
に沿う両端部でかつ外囲器と接する部分は、片面側から
潰すことにより形成される段差部（リード潰し部）であ
る場合（図１参照）と、両主面側から潰すことにより形
成される段差部である場合（図２参照）とがある。前者
の場合、段差部は図１のように上面側に潰れていても、
下側に潰れていてもよい。また、前記段差部は、第１の
リードの内側で深く、且つ同リードの外側で内側よりも
浅く潰された楔型形状を有していることが好ましい(図
４参照）。
【０００９】本発明では、このように第１のリードの長
手方向に沿う両端部でかつ外囲器と接する部分にリード
潰し部を設けることにより、半導体チップ等を樹脂封止
する際、樹脂が潰し部の隙間に入り込むので、第１のリ
ード側面と外囲器の密着性が改善され、第１のリードの
剥がれ不良を回避するとともに、半導体チップにクラッ
クが生じることを回避できる。また、前記段差部を楔形
形状にすることにより、樹脂がより第１のリードの段差
部の奥まで入り込むので、第１のリード側面と外囲器の
密着性が寄り高まり、リード剥れ不良を一層回避すると
ともに、クラックの発生を一層回避することができる。
【００１０】
【発明の実施の形態】以下、本発明の各実施例に係る薄
型半導体素子について図面を参照して説明する。 （実施例１）図１（Ａ）〜（Ｃ）を参照する。ここで、
図１（Ａ）は本発明の実施例１に係る薄型半導体素子の
平面図、図１（Ｂ）は図１（Ａ）のＸ−Ｘ線に沿う断面
図、図１（Ｃ）は図１（Ａ）のＹ−Ｙ線に沿う断面図を
示す。
【００１１】図中の符番１１は銅からなる第1のリード
を示す。ここで、第１のリード１１は、板状の素材を金
型で打ち抜き成形した後、該リードの長手方向に沿う両
端部でかつ外囲器と接する部分を上面側を固定した状態
で下面側から押圧して潰すことにより、そのリード潰し
部１１ａの厚みＴ１は他の部分の厚みＴ２より薄くなっ
ている。
【００１２】前記第1のリード１１と離間した位置に
は、一部が第１のリード１１と段違いに配置された銅か
らなる第２のリード１２が配置されている。前記第1の
リード１１上には、Ｐｂ９５％、Ｓｎ５％の組成からな
る半田層１３ａを介して半導体チップ１４が搭載されて
いる。前記半導体チップ１４及び前記第２のリード１２
には、夫々前記半田層１３ａと同組成の半田層１３ｂ，
１３ｃを介してコネクター１５が接続されている。前記
第１のリード１１の一部、第２のリード１２の一部、半
導体チップ１４及びコネクター１５はエポキシ樹脂製の
外囲器１６により樹脂封止されている。
【００１３】こうした構成の薄型半導体素子は、次のよ
うにして製造される。まず、板状の素材を金型で打ち抜
き成形した後、該リードの長手方向に沿う両端部でかつ
外囲器と接する部分を上面側を固定した状態で下面側か
ら押圧することにより潰して第１のリード１１を得る。
次に、第１のリード１１に半田層１３ａを、第２のリー
ド１２に半田層１３ｂを形成する。次に、半田層１３ａ
上に半導体チップ１４を搭載する。つづいて、半導体チ
ップ１４上に半田層１３ｃを形成した後、コネクター１
５を半田層１３ｂ、１３ｃを介して半導体チップ１４、
第２のリード１２上に載せる。ひきつづき、リフローを
施し、半田層１３ａ，１３ｂ，１３ｃを融着させた後、
半導体チップ１４等の樹脂封止を行って外囲器１６を形
成し、薄型半導体素子を製造する。
【００１４】実施例１の薄型半導体素子によれば、第１
のリード１１の長手方向に沿う両端部でかつ外囲器１６
と接する部分（リード潰し部１１ａ）が他の部分に比べ
て薄くなっているため、樹脂封止する際、薄くなった第
１のリード１１部分に外囲器１６となるエポキシ樹脂が
充填され、第１のリード１１の側面と外囲器１６との密
着性を高められて剥がれ不良を回避するとともに、半導
体チップ１４にクラックが生じることを回避することが
できる。
【００１５】（実施例２）図２（Ａ）〜（Ｃ）を参照す
る。ここで、図２（Ａ）は本発明の実施例２に係る薄型
半導体素子の縦断面図、図２（Ｂ）は図２（Ａ）のＸ−
Ｘ線に沿う断面図、図２（Ｃ）は図２（Ａ）のＹ−Ｙ線
に沿う断面図を示す。但し、図１と同部材は同符番を付
して説明を省略し、要部のみ説明する。
【００１６】実施例２に係る薄型半導体素子は、図１の
それと比べ、第１のリード２１の長手方向に沿う両端部
でかつ外囲器１６と接する部分が両面側から潰され，そ
のリード潰し部２１ａが他の部分に比べて薄くなってい
る点を特徴とする。
【００１７】実施例２によれば、実施例１と同様に、薄
くなった第１のリード２１部分に外囲器１６となるエポ
キシ樹脂が充填され、第１のリード２１の側面と外囲器
１６との密着性を高められて剥がれ不良を回避するとと
もに、半導体チップ１４にクラックが生じることを回避
することができる。
【００１８】（実施例３）図４を参照する。ここで、図
４は本発明の実施例３に係る薄型半導体素子の要部の縦
断面図を示す。但し、図１と同部材は同符番を付して説
明を省略し、要部のみ説明する。
【００１９】実施例３に係る薄型半導体素子は、図１の
それと比べ、第１のリード３１の長手方向に沿う両端部
でかつ外囲器１６と接する部分が下面側から潰され、か
つそのリード潰し部３１ａが第１のリード３１の内側で
深く、且つ同リードの外側で内側よりも浅く潰された楔
型形状を有していることを特徴とする。
【００２０】実施例３によれば、実施例１や実施例２と
比べ、薄くなったリード潰し部３１ａの浅い部分に外囲
器１６となるエポキシ樹脂が一層充填され、第１のリー
ド３１の側面と外囲器１６との密着性が一層高められて
剥がれ不良を回避するとともに、半導体チップ１４にク
ラックが生じることを回避することができる。
【００２１】なお、上記実施例３において、リード潰し
部は第１のリードの下面側から先端が鋭角な形状のブロ
ック材を当てて潰すことにより形成される場合である
が、これに限らない。即ち、第１のリードの該当箇所を
リードの両面側から２種類の先端が鋭角な形状のブロッ
ク材を当てて潰すことにより、両側で浅く潰された部分
とこの浅い部分より深く潰された部分を有するリード潰
し部（段差部）としてもよい。
【００２２】また、上記各実施例では、第１の・第２の
リードの材質として銅を用いたが、これに限らず、銅合
金等の材質でもよい。また、半田層の材質もＰｂ９５
％、Ｓｎ５％組成である場合について述べたが、これに
限定されない。
【００２３】
【発明の効果】以上詳述したように本発明のリード型半
導体素子によれば、第１のリードのうち、該リードの長
手方向に沿う両端部でかつ外囲器と接する付近の厚みを
他の部分の厚みと比べて薄くすることにより、第１のリ
ードの側面と外囲器との密着性を高めて剥がれ不良を回
避するとともに、半導体チップにクラックが生じること
を回避しえる薄型半導体素子を提供できる。
【図面の簡単な説明】
【図１】本発明の実施例１に係る薄型半導体素子の説明
図。
【図２】本発明の実施例２に係る薄型半導体素子の説明
図。
【図３】従来の薄型半導体素子の説明図。
【図４】本発明の実施例３に係る薄型半導体素子の要部
の説明図。
【符号の説明】
１１，２１，３１…第１のリード、 １１ａ，２１ａ，３１ａ…リード潰し部（段差部）、 １２…第２のリード、 １３ａ，１３ｂ，１３ｃ…半田層、 １４…半導体チップ、 １５…コネクター、 １６…外囲器。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 第1のリードと、この第1のリードと離間
    すると共に一部が第１のリードと段違いに配置された第
    ２のリードと、前記第1のリード上に半田層を介して搭
    載された半導体チップと、前記半導体チップ及び第２の
    リードと夫々半田層を介して接続されたコネクターと、
    前記第１、第２のリードの夫々の一部、半導体チップ及
    びコネクターを樹脂封止する外囲器とを具備し、 前記第１のリードのうち、該リードの長手方向に沿う両
    端部でかつ外囲器と接する付近の厚みを他の部分の厚み
    と比べて薄くしたことを特徴とする薄型半導体素子。
  2. 【請求項２】 第１のリードの長手方向に沿う両端部で
    かつ外囲器と接する部分は、片面側から潰すことにより
    形成される段差部であることを特徴とする請求項１記載
    の薄型半導体素子。
  3. 【請求項３】 第１のリードの長手方向に沿う両端部で
    かつ外囲器と接する部分は、両主面側から潰すことによ
    り形成される段差部であることを特徴とする請求項１記
    載の薄型半導体素子。
  4. 【請求項４】 前記段差部は、第１のリードの内側で深
    く、且つ同リードの外側で内側よりも浅く潰された楔型
    形状を有していることを特徴とする請求項２若しくは請
    求項３記載の薄型半導体素子。
JP2001331244A 2001-10-29 2001-10-29 薄型半導体素子 Pending JP2003133497A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001331244A JP2003133497A (ja) 2001-10-29 2001-10-29 薄型半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001331244A JP2003133497A (ja) 2001-10-29 2001-10-29 薄型半導体素子

Publications (1)

Publication Number Publication Date
JP2003133497A true JP2003133497A (ja) 2003-05-09

Family

ID=19146853

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001331244A Pending JP2003133497A (ja) 2001-10-29 2001-10-29 薄型半導体素子

Country Status (1)

Country Link
JP (1) JP2003133497A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313830A (ja) * 2005-05-09 2006-11-16 Nippon Inter Electronics Corp 半導体装置の製造方法
JP2006339568A (ja) * 2005-06-06 2006-12-14 Nippon Inter Electronics Corp 半導体装置の製造方法
JP2007053275A (ja) * 2005-08-19 2007-03-01 Nippon Inter Electronics Corp 半導体装置
JP2007165714A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置
JP2012222111A (ja) * 2011-04-07 2012-11-12 Shindengen Electric Mfg Co Ltd 電気部品モジュール
WO2012169044A1 (ja) * 2011-06-09 2012-12-13 三菱電機株式会社 半導体装置
CN103779311A (zh) * 2012-10-17 2014-05-07 瑞萨电子株式会社 半导体装置及其制造方法
JP5622934B2 (ja) * 2011-06-09 2014-11-12 三菱電機株式会社 半導体装置
WO2016080520A1 (ja) * 2014-11-20 2016-05-26 日本精工株式会社 電子部品搭載用放熱基板
WO2016080519A1 (ja) * 2014-11-20 2016-05-26 日本精工株式会社 電子部品搭載用放熱基板
WO2016080521A1 (ja) * 2014-11-20 2016-05-26 日本精工株式会社 電子部品搭載用放熱基板
CN111293095A (zh) * 2018-12-07 2020-06-16 株式会社电装 半导体装置及其制造方法

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313830A (ja) * 2005-05-09 2006-11-16 Nippon Inter Electronics Corp 半導体装置の製造方法
JP4693136B2 (ja) * 2005-05-09 2011-06-01 日本インター株式会社 半導体装置の製造方法
JP2006339568A (ja) * 2005-06-06 2006-12-14 Nippon Inter Electronics Corp 半導体装置の製造方法
JP2007053275A (ja) * 2005-08-19 2007-03-01 Nippon Inter Electronics Corp 半導体装置
JP4726210B2 (ja) * 2005-08-19 2011-07-20 日本インター株式会社 半導体装置
JP2007165714A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体装置
JP2012222111A (ja) * 2011-04-07 2012-11-12 Shindengen Electric Mfg Co Ltd 電気部品モジュール
WO2012169044A1 (ja) * 2011-06-09 2012-12-13 三菱電機株式会社 半導体装置
JP5622934B2 (ja) * 2011-06-09 2014-11-12 三菱電機株式会社 半導体装置
US9401319B2 (en) 2011-06-09 2016-07-26 Mitsubishi Electric Corporation Semiconductor device
CN103779311A (zh) * 2012-10-17 2014-05-07 瑞萨电子株式会社 半导体装置及其制造方法
JP2014082384A (ja) * 2012-10-17 2014-05-08 Renesas Electronics Corp 半導体装置およびその製造方法
CN103779311B (zh) * 2012-10-17 2018-01-02 瑞萨电子株式会社 半导体装置
WO2016080519A1 (ja) * 2014-11-20 2016-05-26 日本精工株式会社 電子部品搭載用放熱基板
WO2016080521A1 (ja) * 2014-11-20 2016-05-26 日本精工株式会社 電子部品搭載用放熱基板
JPWO2016080519A1 (ja) * 2014-11-20 2017-04-27 日本精工株式会社 電子部品搭載用放熱基板
CN107004649A (zh) * 2014-11-20 2017-08-01 日本精工株式会社 电子部件搭载用散热基板
JP2017224840A (ja) * 2014-11-20 2017-12-21 日本精工株式会社 電子部品搭載用放熱基板
JP2017224839A (ja) * 2014-11-20 2017-12-21 日本精工株式会社 電子部品搭載用放熱基板
WO2016080520A1 (ja) * 2014-11-20 2016-05-26 日本精工株式会社 電子部品搭載用放熱基板
US10192818B2 (en) 2014-11-20 2019-01-29 Nsk Ltd. Electronic part mounting heat-dissipating substrate
JP2019041110A (ja) * 2014-11-20 2019-03-14 日本精工株式会社 電子部品搭載用放熱基板
US10249558B2 (en) 2014-11-20 2019-04-02 Nsk Ltd. Electronic part mounting heat-dissipating substrate
US10388596B2 (en) 2014-11-20 2019-08-20 Nsk Ltd. Electronic part mounting heat-dissipating substrate
CN107004649B (zh) * 2014-11-20 2019-09-03 日本精工株式会社 电子部件搭载用散热基板
CN111293095A (zh) * 2018-12-07 2020-06-16 株式会社电装 半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
US20170178998A1 (en) Discrete Power Transistor Package Having Solderless DBC To Leadframe Attach
TWI250632B (en) Ground-enhancing semiconductor package and lead frame
US8133759B2 (en) Leadframe
US10903129B2 (en) Electronic device
JP2008187109A (ja) 積層型半導体装置とその製造方法
WO2007026392A1 (ja) 半導体装置およびその製造方法
JP2003133497A (ja) 薄型半導体素子
JP2002319588A (ja) 半導体素子のボンドパッド及びその形成方法
CN105931989A (zh) 制造半导体器件的方法以及半导体器件
US9412711B2 (en) Electronic device
JPH02246359A (ja) 半導体装置
JPS6235650A (ja) 半導体装置の電極構造
JP2006196809A (ja) 半導体チップ及びその製造方法並びに半導体装置
JPS615561A (ja) 半導体装置
JP2005302941A (ja) 半導体装置の製造方法
JP2005311099A (ja) 半導体装置及びその製造方法
JPS6035525A (ja) 半導体装置
JP4695672B2 (ja) 半導体装置
JP2008258541A (ja) 半導体装置及びその製造方法
JP2737714B2 (ja) 半導体装置の製造方法
JPH0595077A (ja) 半導体装置
JPH01233741A (ja) 半導体装置の製造方法
KR200179421Y1 (ko) 적층형 반도체 패캐이지
JP3434226B2 (ja) 固定リードフレームおよびその製造方法
JPH07240441A (ja) 半導体装置のボンディング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071218