JP4726210B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4726210B2
JP4726210B2 JP2005238191A JP2005238191A JP4726210B2 JP 4726210 B2 JP4726210 B2 JP 4726210B2 JP 2005238191 A JP2005238191 A JP 2005238191A JP 2005238191 A JP2005238191 A JP 2005238191A JP 4726210 B2 JP4726210 B2 JP 4726210B2
Authority
JP
Japan
Prior art keywords
external terminal
semiconductor device
resin
lead
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005238191A
Other languages
English (en)
Other versions
JP2007053275A (ja
Inventor
紀行 田中
直樹 岩政
Original Assignee
日本インター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本インター株式会社 filed Critical 日本インター株式会社
Priority to JP2005238191A priority Critical patent/JP4726210B2/ja
Publication of JP2007053275A publication Critical patent/JP2007053275A/ja
Application granted granted Critical
Publication of JP4726210B2 publication Critical patent/JP4726210B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401Disposition
    • H01L2224/40151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/8485Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体素子の下面と第1外部端子とを接続し、半導体素子の上面と第2外部端子とを内部端子を介して接続し、半導体素子と内部端子と第1外部端子の一部と第2外部端子の一部とを樹脂によって封止した例えば面実装型半導体装置のような薄型の半導体装置に関する。
特には、本発明は、第1外部端子と樹脂との密着性を高め、第1外部端子から樹脂が剥離してしまうおそれを低減することができる半導体装置に関する。
従来から、半田層を介して半導体チップの下面と第1リードとを接続し、半導体チップの上面と第2リードとをコネクタおよび半田層を介して接続し、半導体チップとコネクタと第1リードの一部と第2リードの一部とを樹脂によって封止し、第1リードの下面と第2リードの下面と樹脂の下面とを同一平面上に配置し、第1リードの下面を第1リードの上面より小さくし、凸部と凹部とを備えた段差を第1リードの側面に形成した半導体素子(半導体装置)が知られている。この種の半導体素子(半導体装置)の例としては、例えば特開2003−133497号公報に記載されたものがある。
特開2003−133497号公報に記載された半導体素子(半導体装置)では、第1リードの側面の一部が押圧されて潰され、第1リードの側面の一部に段差が形成されている。つまり、特開2003−133497号公報に記載された半導体素子(半導体装置)では、第1リードの側面の一部が潰されて階段状または楔状に変形せしめられ、第1リードと樹脂との接触面積が増大せしめられている。それにより、第1リードの側面と樹脂との密着性が高められている。
ところが、特開2003−133497号公報に記載された半導体素子(半導体装置)では、第1リードの側面のうち、第2リード側の第1リードの側面に、段差が形成されていない。そのため、特開2003−133497号公報に記載された半導体素子(半導体装置)では、第2リード側の第1リードの側面と樹脂との密着性が低く、その結果、第2リード側の第1リードの側面から樹脂が剥離してしまうおそれがある。
この点を検証するために、本発明者等は、特開2003−133497号公報に記載された半導体素子(半導体装置)が樹脂成形用金型からエジェクタピンによって突き出される状況を想定してシミュレーションを行った。その結果、特開2003−133497号公報に記載された半導体素子(半導体装置)では、上述したように、第2リード側の第1リードの側面と樹脂との密着性が低いにもかかわらず、第2リード側の第1リードの側面の両端部と接する樹脂に応力が集中した。
つまり、特開2003−133497号公報に記載された半導体素子(半導体装置)では、上述したように、第2リード側の第1リードの側面と樹脂との密着性が低いにもかかわらず、第2リード側の第1リードの側面の両端部と接する樹脂に応力が集中してしまうため、第2リード側の第1リードの側面から樹脂が剥離してしまうおそれがある。それゆえ、特開2003−133497号公報に記載された半導体素子(半導体装置)では、第2リード側の第1リードの側面に対して樹脂が移動してしまうのに伴って、樹脂および半導チップに応力が集中してしまうおそれがある。
特開2003−133497号公報
前記問題点に鑑み、本発明は、第1外部端子と樹脂との密着性を高め、第1外部端子から樹脂が剥離してしまうおそれを低減することができる半導体装置を提供することを目的とする。
詳細には、本発明は、第1外部端子に対して樹脂が移動してしまうのに伴って、樹脂および半導体素子に応力が集中してしまうのを抑制することができる半導体装置を提供することを目的とする。
請求項1に記載の発明によれば、半導体素子の下面と第1外部端子とを接続し、前記半導体素子の上面と第2外部端子とを内部端子を介して接続し、前記半導体素子と前記内部端子と前記第1外部端子の一部と前記第2外部端子の一部とを樹脂によって封止し、前記第1外部端子の下面と前記第2外部端子の下面と前記樹脂の下面とを同一平面上に配置し、前記第1外部端子の下面を前記第1外部端子の上面より小さくし、凸部と凹部とを備えた段差を前記第1外部端子の側面に形成した半導体装置において、
第2外部端子側の第1外部端子の側面の段差の凸部上に更なる突出部を部分的に形成し
第2外部端子側の第1外部端子の側面の段差の凸部上のうち、前記更なる突出部が形成されていない部分と、第1外部端子側の第2外部端子の側面とが対向し、前記更なる突出部と、第1外部端子側の第2外部端子の側面とが対向しないように、前記更なる突出部を配置したことを特徴とする半導体装置が提供される。
請求項2に記載の発明によれば、前記更なる突出部が形成されていない部分を、2つの更なる突出部の間に配置したことを特徴とする請求項1に記載の半導体装置が提供される。
請求項3に記載の発明によれば、前記更なる突出部が形成されていない部分の幅を、第1外部端子側の第2外部端子の側面の幅より大きくしたことを特徴とする請求項2に記載の半導体装置が提供される。
請求項1に記載の半導体装置では、第1外部端子の下面と第2外部端子の下面とが同一平面上に配置されている。そのため、第1外部端子の下面と第2外部端子の下面とが異なる平面上に配置されている場合よりも、半導体装置全体を薄型にすることができる。
更に、請求項1に記載の半導体装置では、第1外部端子の下面と樹脂の下面とが同一平面上に配置されている。つまり、第1外部端子の下面が樹脂の外側に露出せしめられている。そのため、第1外部端子の下面が樹脂によって封止されている場合よりも、半導体素子が発生した熱を第1外部端子の下面を介して外部に容易に拡散させることができる。つまり、第1外部端子の下面が樹脂によって封止されている場合よりも放熱性を向上させることができる。更に、第1外部端子の下面が樹脂によって封止されている場合よりも、半導体装置全体を薄型にすることができる。
また、請求項1に記載の半導体装置では、樹脂による封止が行われた後にフォーミング加工が行われていないため、半導体素子に機械ストレスが付与されるのに伴って半導体素子にクラックが発生してしまうのを回避することができる。
更に、請求項1に記載の半導体装置では、第1外部端子の下面が第1外部端子の上面より小さくされ、凸部と凹部とを備えた段差が第1外部端子の側面に形成されている。つまり、第1外部端子の下面の大きさと第1外部端子の上面の大きさとが等しくされ、第1外部端子の側面に段差が形成されていない場合よりも、第1外部端子と樹脂との密着性が高められている。そのため、第1外部端子から樹脂が剥離してしまうおそれを低減することができる。
また、請求項1に記載の半導体装置では、第2外部端子側の第1外部端子の側面の段差の凸部上に更なる突出部が部分的に形成されている。つまり、更なる突出部が形成されていない場合よりも、更なる突出部の表面積の分だけ第1外部端子と樹脂との接触面積が増加せしめられている。そのため、更なる突出部が形成されていない場合よりも、第1外部端子と樹脂との密着性を高めることができる。その結果、更なる突出部が形成されていない場合よりも、第1外部端子から樹脂が剥離してしまうおそれを低減することができる。それにより、第1外部端子に対して樹脂が移動してしまうのに伴って、樹脂および半導体素子に応力が集中してしまうのを抑制することができる。
請求項及びに記載の半導体装置では、第2外部端子側の第1外部端子の側面の段差の凸部上のうち、更なる突出部が形成されていない部分と、第1外部端子側の第2外部端子の側面とが対向し、更なる突出部と、第1外部端子側の第2外部端子の側面とが対向しないように、更なる突出部が配置されている。好ましくは、更なる突出部が形成されていない部分が、2つの更なる突出部の間に配置されている。そのため、更なる突出部と第1外部端子側の第2外部端子の側面とが対向するように更なる突出部が配置されるのに伴って、半導体装置全体が大型化してしまうのを回避することができる。
請求項に記載の半導体装置では、更なる突出部が形成されていない部分の幅が、第1外部端子側の第2外部端子の側面の幅より大きくされている。換言すれば、更なる突出部が形成されない部分の両側に配置された更なる突出部と、第2外部端子との間に、抜きしろに相当する隙間が配置されている。そのため、第1外部端子と第2外部端子とをプレス加工によって単一のリードフレームから形成することができる。つまり、更なる突出部が形成されていない部分の幅が、第1外部端子側の第2外部端子の側面の幅と同一にされるか、あるいは、第1外部端子側の第2外部端子の側面の幅より小さくされるのに伴って、第1外部端子と第2外部端子とをプレス加工によって単一のリードフレームから形成しづらくなってしまうのを回避することができる。
以下、本発明の半導体装置の第1の実施形態について説明する。図1は第1の実施形態の半導体装置を示した図である。詳細には、図1(A)は第1の実施形態の半導体装置の平面図、図1(B)は第1の実施形態の半導体装置の正面図、図1(C)は第1の実施形態の半導体装置の底面図、図1(D)は第1の実施形態の半導体装置の斜視図である。
図2は第1の実施形態の半導体装置の内部構造を明らかにするために図1に示した第1の実施形態の半導体装置から樹脂5を取り除いた状態を示した図である。詳細には、図2(A)は図1(A)に示した第1の実施形態の半導体装置から樹脂5を取り除いた状態を示した図、図2(B)は図1(B)に示した第1の実施形態の半導体装置から樹脂5を取り除いた状態を示した図、図2(C)は図1(C)に示した第1の実施形態の半導体装置から樹脂5を取り除いた状態を示した図、図2(D)は図1(D)に示した第1の実施形態の半導体装置から樹脂5を取り除いた状態を示した図である。
第1の実施形態の半導体装置の製造時には、図1および図2に示すように、まず最初に、例えば、リードフレーム(図示せず)と一体化せしめられている第1外部端子2の上面と、半導体素子1の下面とが、例えば半田、導電性接着剤などの接合材(図示せず)によって接続される。また、リードフレーム(図示せず)と一体化せしめられている第2外部端子3の上面と、半導体素子1の上面とが、内部端子4および例えば半田、導電性接着剤などの接合材(図示せず)によって接続される。
次いで、第1外部端子2の下面と、第2外部端子3の下面と、樹脂5の下面とが同一平面上に位置するように、半導体素子1と、内部端子4と、第1外部端子2の一部と、第2外部端子3の一部とが、樹脂5によって封止される。次いで、第1外部端子2および第2外部端子3がリードフレーム(図示せず)から切断され、図1に示した状態の第1の実施形態の半導体装置が得られる。
図3は図1および図2に示した第1の実施形態の半導体装置の第1外部端子2を詳細に示した図である。詳細には、図3(A)は第1の実施形態の半導体装置の第1外部端子2などの平面図、図3(B)は第1の実施形態の半導体装置の第1外部端子2の正面図、図3(C)は第1の実施形態の半導体装置の第1外部端子2の底面図、図3(D)は第1の実施形態の半導体装置の第1外部端子2の右側面図である。
図3において、2aは第2外部端子3側(図2(B)および図3(B)の右側)の第1外部端子2の側面を示している。第1外部端子2の側面2aには、凸部2a1および凹部2a2が形成され、それらによって段差が形成されている。つまり、第1の実施形態の半導体装置では、第1外部端子2の側面2aに凸部2a1および凹部2a2が形成され、第1外部端子2の側面2aと樹脂5との接触面積が増加せしめられている。その結果、第1外部端子2の側面2aと樹脂5との密着性が高められ、第1外部端子2の側面2aから樹脂5が剥離してしまうおそれが低減せしめられている。
更に、第1の実施形態の半導体装置では、図3に示すように、第1外部端子2の側面2aの凸部2a1上に更なる突出部2a1a,2a1bが形成されている。つまり、第1外部端子2の側面2aの凸部2a1が、更なる突出部2a1a,2a1bと、更なる突出部が形成されていない部分2a1cとによって構成されている。そのため、第1の実施形態の半導体装置では、更なる突出部2a1a,2a1bによって、第1外部端子2の側面2aと樹脂5との接触面積が更に増加せしめられている。その結果、第1外部端子2の側面2aと樹脂5との密着性が更に高められ、第1外部端子2の側面2aから樹脂5が剥離してしまうおそれが更に低減せしめられている。
また、図3において、2bは手前側(図3(A)の下側、図3(B)の手前側)の第1外部端子2の側面を示している。第1外部端子2の側面2bには、凸部2b1および凹部2b2が形成され、それらによって段差が形成されている。つまり、第1の実施形態の半導体装置では、第1外部端子2の側面2bに凸部2b1および凹部2b2が形成され、第1外部端子2の側面2bと樹脂5との接触面積が増加せしめられている。その結果、第1外部端子2の側面2bと樹脂5との密着性が高められ、第1外部端子2の側面2bから樹脂5が剥離してしまうおそれが低減せしめられている。
更に、図3において、2cは奥側(図3(A)の上側、図3(C)の下側)の第1外部端子2の側面を示している。第1外部端子2の側面2cには、凸部2c1および凹部2c2が形成され、それらによって段差が形成されている。つまり、第1の実施形態の半導体装置では、第1外部端子2の側面2cに凸部2c1および凹部2c2が形成され、第1外部端子2の側面2cと樹脂5との接触面積が増加せしめられている。その結果、第1外部端子2の側面2cと樹脂5との密着性が高められ、第1外部端子2の側面2cから樹脂5が剥離してしまうおそれが低減せしめられている。
また、図3において、3aは第1外部端子2の側(図3(A)の左側)の第2外部端子3の側面を示している。
図3に示すように、第1の実施形態の半導体装置では、第1外部端子2の側面2aに凸部2a1と凹部2a2とが形成され、第1外部端子2の側面2bに凸部2b1と凹部2b2とが形成され、第1外部端子2の側面2cに凸部2c1と凹部2c2とが形成され、その結果、第1外部端子2の下面が第1外部端子2の上面より小さくされている。
図4は第1外部端子2の側面2aの凸部2a1上の更なる突出部2a1a,2a1bおよび更なる突出部が形成されていない部分2a1cと、第2外部端子3の側面3aとの位置関係を説明するための図である。
詳細には、図4(A)は第1外部端子2および第2外部端子3がリードフレームから切り離される前の段階であって第2外部端子3が屈曲せしめられる前の段階における第1外部端子2および第2外部端子3の平面図を示しており、図4(B)はその段階における第1外部端子2および第2外部端子3の正面図を示しており、図4(C)は第1外部端子2および第2外部端子3がリードフレームから切り離される前の段階であって第2外部端子3が屈曲せしめられた後の段階における第1外部端子2および第2外部端子3の平面図を示しており、図4(D)はその段階における第1外部端子2および第2外部端子3の正面図を示している。
図4に示すように、第1の実施形態の半導体装置では、第1外部端子2および第2外部端子3が単一のリードフレームから形成される。そのため、図4(A)および図4(B)に示すように、第2外部端子3が屈曲せしめられる前の段階においては、第1外部端子2と第2外部端子3との間に隙間を設けることが必要とされる。一方、仮に第1外部端子2の更なる突出部2a1a,2a1bと第2外部端子3の側面3aとが対向せしめられると、第1外部端子2の更なる突出部2a1a,2a1bの突出量の分だけ、第2外部端子3を図4の右側に移動させなければならず、その結果、半導体装置全体が大型化してしまう。
この点に鑑み、第1の実施形態の半導体装置では、図4(A)および図4(C)に示すように、更なる突出部が形成されていない部分2a1cと、第2外部端子3の側面3aとが対向し、更なる突出部2a1a,2a1bと、第2外部端子3の側面3aとが対向しないように、更なる突出部2a1a,2a1bが配置されている。詳細には、更なる突出部が形成されていない部分2a1cが、更なる突出部2a1aと更なる突出部2a1bとの間に配置されている。
そのため、第1の実施形態の半導体装置によれば、更なる突出部2a1a,2a1bと第2外部端子3の側面3aとが対向するように更なる突出部2a1a,2a1bが配置されるのに伴って、半導体装置全体が大型化してしまうのを回避することができる。
また、第1の実施形態の半導体装置では、図4(A)および図4(C)に示すように、更なる突出部が形成されていない部分2a1cの幅が、第2外部端子3の側面3aの幅より大きくされている。換言すれば、図4(A)に示すように、更なる突出部が形成されない部分2a1cの両側に配置された更なる突出部2a1a,2a1bと、第2外部端子3との間に、抜きしろに相当する隙間が配置されている。そのため、第1外部端子2と第2外部端子3とをプレス加工によって単一のリードフレームから形成することができる。つまり、更なる突出部が形成されていない部分2a1cの幅が、第2外部端子3の側面3aの幅と同一にされるか、あるいは、第2外部端子3の側面3aの幅より小さくされるのに伴って、第1外部端子2と第2外部端子3とをプレス加工によって単一のリードフレームから形成しづらくなってしまうのを回避することができる。
第1の実施形態の半導体装置では、図1および図2に示したように、第1外部端子2の下面と第2外部端子3の下面とが同一平面上に配置されている。そのため、第1外部端子2の下面と第2外部端子3の下面とが異なる平面上に配置されている場合よりも、半導体装置全体を薄型にすることができる。
また、第1の実施形態の半導体装置では、図1および図2に示したように、第1外部端子2の下面と樹脂5の下面とが同一平面上に配置されている。つまり、第1外部端子2の下面が樹脂5の外側に露出せしめられている。そのため、第1外部端子2の下面が樹脂5によって封止されている場合よりも、半導体素子1が発生した熱を第1外部端子2の下面を介して外部に容易に拡散させることができる。つまり、第1外部端子2の下面が樹脂5によって封止されている場合よりも放熱性を向上させることができる。更に、第1外部端子2の下面が樹脂5によって封止されている場合よりも、半導体装置全体を薄型にすることができる。
更に、第1の実施形態の半導体装置では、樹脂5による封止が行われた後にフォーミング加工が行われていないため、半導体素子1に機械ストレスが付与されるのに伴って半導体素子1にクラックが発生してしまうのを回避することができる。
また、第1の実施形態の半導体装置では、図3に示したように、第1外部端子2の下面が第1外部端子2の上面より小さくされ、凸部2a1,2b1,2c1と凹部2a2,2b2,2c2とを備えた段差が第1外部端子2の側面2a,2b,2cに形成されている。つまり、第1外部端子2の下面の大きさと第1外部端子2の上面の大きさとが等しくされ、第1外部端子2の側面2a,2b,2cに段差が形成されていない場合よりも、第1外部端子2と樹脂5との密着性が高められている。そのため、第1外部端子2から樹脂5が剥離してしまうおそれを低減することができる。
更に、第1の実施形態の半導体装置では、図3に示したように、第1外部端子2の側面2aの段差の凸部2a1上に更なる突出部2a1a,2a1bが部分的に形成されている。つまり、更なる突出部2a1a,2a1bが形成されていない場合よりも、更なる突出部2a1a,2a1bの表面積の分だけ第1外部端子2と樹脂5との接触面積が増加せしめられている。そのため、更なる突出部2a1a,2a1bが形成されていない場合よりも、第1外部端子2と樹脂5との密着性を高めることができる。その結果、更なる突出部2a1a,2a1bが形成されていない場合よりも、第1外部端子2から樹脂5が剥離してしまうおそれを低減することができる。それにより、第1外部端子2に対して樹脂5が移動してしまうのに伴って、樹脂5および半導体素子1に応力が集中してしまうのを抑制することができる。
以下、本発明の半導体装置の第2の実施形態について説明する。図5は第2の実施形態の半導体装置の第2外部端子3’などを示した図である。第2の実施形態の半導体装置は、後述する点を除き、上述した第1の実施形態の半導体装置とほぼ同様に構成されている。従って、第2の実施形態の半導体装置によれば、第1の実施形態の半導体装置とほぼ同様の効果を奏することができる。
図3(A)に示したように、第1の実施形態の半導体装置では、第1外部端子2の側(図3(A)の左側)の第2外部端子3の側面3aの幅と、その反対側(図3(A)の右側)の第2外部端子3の側面の幅とが、等しくされているが、図5に示すように、第2の実施形態の半導体装置では、第1外部端子2の側(図5の左側)の第2外部端子3’の側面3a’の幅が、その反対側(図5の右側)の第2外部端子3’の側面の幅より大きくされている。
以下、本発明の半導体装置の第3の実施形態について説明する。図6は第3の実施形態の半導体装置の第2外部端子3”などを示した図である。第3の実施形態の半導体装置は、後述する点を除き、上述した第1の実施形態の半導体装置とほぼ同様に構成されている。従って、第3の実施形態の半導体装置によれば、第1の実施形態の半導体装置とほぼ同様の効果を奏することができる。
図3(A)に示したように、第1の実施形態の半導体装置では、第1外部端子2の側(図3(A)の左側)の第2外部端子3の側面3aの幅と、その反対側(図3(A)の右側)の第2外部端子3の側面の幅とが、等しくされているが、図6に示すように、第3の実施形態の半導体装置では、第1外部端子2の側(図6の左側)の第2外部端子3”の側面3a”の幅が、その反対側(図6の右側)の第2外部端子3”の側面の幅より大きくされている。
以下、本発明の半導体装置の第4の実施形態について説明する。第4の実施形態の半導体装置は、後述する点を除き、上述した第1の実施形態の半導体装置とほぼ同様に構成されている。従って、第4の実施形態の半導体装置によれば、第1の実施形態の半導体装置とほぼ同様の効果を奏することができる。
図7は樹脂5−1を取り除いた状態を示した第4の実施形態の半導体装置の平面図である。図8は第1外部端子2−1,2−2および第2外部端子3−1,3−2がリードフレームから切り離される前の段階であって第2外部端子3−1,3−2が屈曲せしめられる前の段階における第1外部端子2−1,2−2および第2外部端子3−1,3−2の平面図である。
図2に示したように、第1の実施形態の半導体装置では、単一の半導体装置内に半導体素子1、第1外部端子2、第2外部端子3、および内部端子4が1個ずつ含まれ、それらが樹脂5によって封止されているが、図7および図8に示すように、第4の実施形態の半導体装置では、単一の半導体装置内に2個の半導体素子1−1,1−2と、2個の第1外部端子2−1,2−2と、2個の第2外部端子3−1,3−2と、2個の内部端子4−1,4−2とが含まれ、それらが樹脂5−1によって封止されている。
詳細には、第4の実施形態の半導体装置の製造時には、図7および図8に示すように、まず最初に、リードフレームと一体化せしめられている第1外部端子2−1の上面と、半導体素子1−1の下面とが、例えば半田、導電性接着剤などの接合材(図示せず)によって接続され、リードフレームと一体化せしめられている第1外部端子2−2の上面と、半導体素子1−2の下面とが、例えば半田、導電性接着剤などの接合材(図示せず)によって接続される。また、リードフレームと一体化せしめられている第2外部端子3−1の上面と、半導体素子1−1の上面とが、内部端子4−1および例えば半田、導電性接着剤などの接合材(図示せず)によって接続され、リードフレームと一体化せしめられている第2外部端子3−2の上面と、半導体素子1−2の上面とが、内部端子4−2および例えば半田、導電性接着剤などの接合材(図示せず)によって接続される。
次いで、第1外部端子2−1の下面と、第2外部端子3−1の下面と、第1外部端子2−2の下面と、第2外部端子3−2の下面と、樹脂5−1の下面とが同一平面上に位置するように、半導体素子1−1と、内部端子4−1と、第1外部端子2−1の一部と、第2外部端子3−1の一部と、半導体素子1−2と、内部端子4−2と、第1外部端子2−2の一部と、第2外部端子3−2の一部とが、樹脂5−1によって封止される。次いで、第1外部端子2−1,2−2および第2外部端子3−1,3−2がリードフレームから切断され、単一の半導体装置が得られる。
第1の実施形態の半導体装置を示した図である。 第1の実施形態の半導体装置の内部構造を明らかにするために図1に示した第1の実施形態の半導体装置から樹脂5を取り除いた状態を示した図である。 図1および図2に示した第1の実施形態の半導体装置の第1外部端子2を詳細に示した図である。 第1外部端子2の側面2aの凸部2a1上の更なる突出部2a1a,2a1bおよび更なる突出部が形成されていない部分2a1cと、第2外部端子3の側面3aとの位置関係を説明するための図である。 第2の実施形態の半導体装置の第2外部端子3’などを示した図である。 第3の実施形態の半導体装置の第2外部端子3”などを示した図である。 樹脂5−1を取り除いた状態を示した第4の実施形態の半導体装置の平面図である。 第1外部端子2−1,2−2および第2外部端子3−1,3−2がリードフレームから切り離される前の段階であって第2外部端子3−1,3−2が屈曲せしめられる前の段階における第1外部端子2−1,2−2および第2外部端子3−1,3−2の平面図である。
符号の説明
1 半導体素子
2 第1外部端子
2a,2b,2c 側面
2a1,2b1,2c1 凸部
2a2,2b2,2c2 凹部
2a1a,2a1b 更なる突出部
2a1c 更なる突出部が形成されていない部分
3 第2外部端子
4 内部端子
5 樹脂

Claims (3)

  1. 半導体素子の下面と第1外部端子とを接続し、前記半導体素子の上面と第2外部端子とを内部端子を介して接続し、前記半導体素子と前記内部端子と前記第1外部端子の一部と前記第2外部端子の一部とを樹脂によって封止し、前記第1外部端子の下面と前記第2外部端子の下面と前記樹脂の下面とを同一平面上に配置し、前記第1外部端子の下面を前記第1外部端子の上面より小さくし、凸部と凹部とを備えた段差を前記第1外部端子の側面に形成した半導体装置において、
    第2外部端子側の第1外部端子の側面の段差の凸部上に更なる突出部を部分的に形成し
    第2外部端子側の第1外部端子の側面の段差の凸部上のうち、前記更なる突出部が形成されていない部分と、第1外部端子側の第2外部端子の側面とが対向し、前記更なる突出部と、第1外部端子側の第2外部端子の側面とが対向しないように、前記更なる突出部を配置したことを特徴とする半導体装置。
  2. 前記更なる突出部が形成されていない部分を、2つの更なる突出部の間に配置したことを特徴とする請求項1に記載の半導体装置。
  3. 前記更なる突出部が形成されていない部分の幅を、第1外部端子側の第2外部端子の側面の幅より大きくしたことを特徴とする請求項2に記載の半導体装置。
JP2005238191A 2005-08-19 2005-08-19 半導体装置 Active JP4726210B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005238191A JP4726210B2 (ja) 2005-08-19 2005-08-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005238191A JP4726210B2 (ja) 2005-08-19 2005-08-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2007053275A JP2007053275A (ja) 2007-03-01
JP4726210B2 true JP4726210B2 (ja) 2011-07-20

Family

ID=37917511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005238191A Active JP4726210B2 (ja) 2005-08-19 2005-08-19 半導体装置

Country Status (1)

Country Link
JP (1) JP4726210B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63950B2 (ja) * 1985-09-06 1988-01-09 Hitachi Ltd
JP2003133497A (ja) * 2001-10-29 2003-05-09 Toshiba Components Co Ltd 薄型半導体素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63950B2 (ja) * 1985-09-06 1988-01-09 Hitachi Ltd
JP2003133497A (ja) * 2001-10-29 2003-05-09 Toshiba Components Co Ltd 薄型半導体素子

Also Published As

Publication number Publication date
JP2007053275A (ja) 2007-03-01

Similar Documents

Publication Publication Date Title
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
TWI278980B (en) Lead frame and semiconductor package therefor
TWI611535B (zh) 半導體裝置
JP5136458B2 (ja) 半導体パッケージ及びその製造方法
JP2010192847A (ja) リードフレーム及びこれを用いた半導体パッケージの製造方法
JP2008016469A (ja) 半導体装置
JP4203925B2 (ja) 樹脂封止型半導体装置
JP2001177035A (ja) 半導体装置及び半導体装置の製造方法
JP4726210B2 (ja) 半導体装置
JP4111199B2 (ja) 半導体パッケージ、及びこれを回路基板に実装する方法
JP6080305B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
JP4745185B2 (ja) 半導体回路モジュールの製造方法
JP2018082069A (ja) 半導体装置および半導体装置の製造方法
JP2000196005A (ja) 半導体装置
JP2010040846A (ja) 半導体装置及び半導体装置の製造方法
JP6677080B2 (ja) 半導体装置の製造方法
JP7285225B2 (ja) リードフレーム及びその製造方法
JP5233973B2 (ja) モールドパッケージの製造方法
JP2005303107A (ja) リードフレームおよび半導体装置並びにそれらの製造方法
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置
JP3819787B2 (ja) 混成集積回路装置およびその製造方法
JP2024046599A (ja) 半導体装置
JP5845085B2 (ja) 樹脂封止型パワー半導体モジュール及びその製造方法
JP2006049682A (ja) 半導体装置及びその製造方法
JP2003100958A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110411

R150 Certificate of patent or registration of utility model

Ref document number: 4726210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350