JP3819787B2 - 混成集積回路装置およびその製造方法 - Google Patents

混成集積回路装置およびその製造方法 Download PDF

Info

Publication number
JP3819787B2
JP3819787B2 JP2002052000A JP2002052000A JP3819787B2 JP 3819787 B2 JP3819787 B2 JP 3819787B2 JP 2002052000 A JP2002052000 A JP 2002052000A JP 2002052000 A JP2002052000 A JP 2002052000A JP 3819787 B2 JP3819787 B2 JP 3819787B2
Authority
JP
Japan
Prior art keywords
substrate
integrated circuit
circuit device
case material
hybrid integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002052000A
Other languages
English (en)
Other versions
JP2003258145A (ja
Inventor
秀史 西塔
昌巳 茂木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002052000A priority Critical patent/JP3819787B2/ja
Publication of JP2003258145A publication Critical patent/JP2003258145A/ja
Application granted granted Critical
Publication of JP3819787B2 publication Critical patent/JP3819787B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はケース材を使用する混成集積回路装置およびその製造方法に関し、特に、基板とケース材を接着させる樹脂として熱可塑性樹脂を用いることを特徴とする混成集積回路装置およびその製造方法に関するものである。
【0002】
【従来の技術】
図10を参照して、従来の混成集積回路装置30の構成を説明する。図10(A)は混成集積回路装置30の斜視図であり、図10(B)は図10(A)のX−X‘線に於ける断面図である。
【0003】
図10(A)および図10(B)を参照して、従来の混成集積回路装置30は次のような構成を有する。矩形の基板41と、基板41の表面に設けられた導電パターン43と、導電パターン43上に固着された回路素子42と、回路素子42と導電パターン43とを電気的に接続する金属細線と、導電パターン43と電気的に接続されたリード32とで、混成集積回路装置30は構成されている。そして、混成集積回路装置30は基板36の裏面を除いて、全体がケース材31で封止されている。
【0004】
次に、ケース材31に基板31を填め込む工程を説明する。先ず、基板の41周辺部に熱硬化性樹脂を塗布する。そして、基板41を嵌合部31Aに填め込む。このとき、作業性の向上のために、嵌合部31Aのサイズは、基板41よりも若干大きめに形成してある。
【0005】
ケース材31で封止された混成集積回路装置30は、その後に、熱硬化性樹脂を硬化させるアフターキュアの工程等を経て製品として完成する。
【0006】
【発明が解決しようとする課題】
しかしながら、上述したような混成集積回路装置の製造方法は以下に示すような問題を有していた。
【0007】
即ち、ケース材に塗布された熱硬化性樹脂を硬化させるために、数時間の硬化時間を要する乾燥炉等を用いたアフターキュアの工程が必要であったため、連続したラインにて混成集積回路装置を製造することができない問題があった。
【0008】
本発明は、上記した問題を鑑みて成されたものである。従って、本発明の第1の目的は、ケース材に塗布する樹脂として、熱可塑性樹脂を用いて混成集積回路装置を構成することである。本発明第2の目的は、連続したラインにて混成集積回路装置を製造する混成集積回路装置の製造方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明は、第1に、表面に所定の電気回路が構成された基板と、前記基板の周辺部に対応する部分に嵌合部を有するケース材と、前記基板の周辺部に塗布され、前記基板と前記ケース材とを接合させる樹脂とを有する混成集積回路装置に於いて、前記樹脂として熱可塑性樹脂を採用し、前記基板の側面に対応する前記嵌合部の側面部に凸部を設け、前記凸部が前記基板の側面に当接して前記基板側面に押圧力を加えることにより、前記熱可塑性樹脂が軟化する温度下で使用されるに際して、前記基板がケース材から離脱するのを防止することを特徴とする。
【0010】
本発明は、第2に、前記側面部に、複数個の前記凸部を設けたことを特徴とする。
【0011】
本発明は、第3に、対向する前記凸部の端部の間の長さは、対応する前記基板の長さよりも短いことを特徴とする。
【0012】
本発明は、第4に、対向する前記嵌合部の側面部の間の長さを、対応する前記基板の長さよりも長くすることで、前記基板の側面と前記嵌合部の側面部との間に、間隙部を形成し、前記間隙部に前記熱可塑性樹脂が充填されることを特徴とする。
【0013】
本発明は、第5に、前記ケース材には、前記基板の表面に当接する当接部が設けられ、前記当接部に塗布された熱可塑性樹脂により、前記基板の表面と前記当接部との接合部にフィレットを形成することを特徴とする。
【0014】
本発明は、第6に、前記凸部を有する前記嵌合部の側面部は、他の前記嵌合部の側面部と独立して設け、前記基板の側面を前記凸部に当接させることで前記側面部を外側に湾曲させ、湾曲した前記側面部の曲げ応力により、前記基板の側面に前記凸部を介して押圧力を加えて、前記基板と前記ケース材との接合を強化させることを特徴とする。
【0015】
本発明は、第7に、表面に所定の電気回路が形成された基板の周辺部に樹脂を塗布する工程と、前記電気回路を封止するケース材の嵌合部に前記基板の前記周辺部を填め込む工程と、前記樹脂を硬化させて前記基板と前記ケース材とを結合させる工程とを有する混成集積回路装置の製造方法に於いて、前記樹脂として熱可塑性樹脂を採用し、前記基板を填め込む工程では、前記基板の側面に対応する前記嵌合部の側面部に凸部を設け、前記基板の側面を前記凸部に当接させることにより、前記基板と前記ケース材との結合を強化し、連続したラインで前記熱可塑性樹脂を硬化させることを特徴とする。
【0016】
本発明は、第8に、対向する前記嵌合部に設けられた前記凸部の端部の間の長さは、対応する前記基板の長さよりも短く形成され、前記基板を前記嵌合部に填め込むことにより前記凸部の端部付近は削剥されて、削剥された前記凸部が前記基板の側面に当接することにより、前記基板と前記ケース材との結合が強化されることを特徴とする。
【0017】
【発明の実施の形態】
(混成集積回路装置10を説明する第1の実施の形態)
図1を参照して、本発明の混成集積回路装置10の構成を説明する。図1(A)は本発明の混成集積回路装置10の斜視図である。図1(B)は図1(A)のX−X‘線に於ける断面図である。図1(C)は本発明の混成集積回路装置10を基板が露出する面を上側にした斜視図である。
【0018】
図1(A)および図1(B)を参照して、混成集積回路装置10は、次のような構成を有している。即ち、矩形の基板21と、基板21の表面に設けられた導電パターン23と、導電パターン23上に固着された回路素子22と、回路素子22と導電パターン23とを電気的に接続する金属細線と、導電パターン23と電気的に接続されたリード12と、基板21の表面に形成された電気回路を封止するケース材11とで、混成集積回路装置10は構成されている。このような各構成要素を以下にて説明する。
【0019】
基板21としては、金属基板、セラミック基板、樹脂から成る基板等を採用できる。そして、この基板21の上に、例えばCuより成る導電パターン23が形成され、トランジスタやIC等の能動素子、チップ抵抗、チップコンデンサ等の受動素子が半田等を介して実装され、所定の電気回路が構成されている。ここで一部半田を採用せず、銀ペースト等で電気的に接続されても良い。また、半導体素子がフェイスアップで実装される場合は、ボンディングにより金属細線を介して接続されている。更には、リード12が半田を介して導電パターン23と接続されておりケース材11から外部に露出されている。
【0020】
ケース材11は、樹脂等から形成されており、基板21の表面に形成された電気回路を封止する働きを有する。そして、基板21の側面および周辺部に対応する部分には嵌合部12が設けられている。嵌合部12の、基板21の側面に対応する側面部14には、内側に突出した凸部13が設けられている。ケース材11の詳細な形状については、図2を参照して後述する。
【0021】
熱可塑性樹脂11B(図示せず)は、ケース材11と基板21とを接合させる接着剤の如き作用を有している。
【0022】
図1(C)を参照して、嵌合部12は、ケース材11が基板21に接合する面の周辺部に渡って設けられている。更に、基板21の長手方向の辺に対応する嵌合部12には、複数個の側面部14が設けられている。ここでは、基板21の短手方向の辺に対応する嵌合部12に、4個の対向した側面部が設けられている。
【0023】
図2を参照して、ケース材11の形状を詳細に説明する。ケース材11の基板21の周辺部に対応する部分には、嵌合部12が設けられている。ここで、嵌合部12とは、基板21とケース材11とが嵌合する部分を指す。更に、嵌合部12は、基板の裏面に当接する当接部15と、基板の側面に当接する側面部14とから構成されている。
【0024】
側面部14は、基板21からリード12が導出される辺以外の嵌合部12に設けられている。図2では、ケース材11の手前の辺以外の嵌合部12に、側面部14は設けられている。基板21の短手方向に対応する側面部14には、凸部13が設けられている。そして、ケース材11に基板21を嵌合させると、基板21の短手方向の側面には、凸部13が当接する。凸部13が、基板21の側面に押圧力を加えることにより、基板21とケース材11との接合は向上されている。
【0025】
凸部13が設けられた側面部14は、他の側面部とは連続せずに、独立して設けられている。ここでは、基板の短手方向に対向する4つの側面部14に凸部が設けられている。そして、側面部14は、他の側面とは独立して設けられており、当接部15から垂直方向に延在する形となっている。従って、基板21をケース材11に嵌合させると、基板21の短手方向の側面が凸部13に当接する。このことにより、側面部14は外側に湾曲するので曲げ応力が発生する。側面部が外側に湾曲することにより発生する曲げ応力により、基板21の側面に押圧力を加えることができる。従って、基板21とケース材11との接合は、更に強化される。なお、ここでは凸部13を有する側面部14は、対向して4個が形成されているが、この個数は、基板21の大きさ等に対応させて任意に調整することができる。
【0026】
更に、凸部13が設けられた辺に於いては、両端付近に側面部14が設けられており、中央部付近には側面部14が設けられていない。これは、ケース材11の外形表面部にヒケが発生するのを防止するためである。
【0027】
更にまた、図2では、基板の21の側面に対応する側面部14は平坦に形成されているが、側面部14に凹凸部を形成することができる。このように、側面部14に凹凸部を形成することにより、凹凸部と基板21の側面との間隙に熱可塑性樹脂が充填されるので、基板21とケース材11との接合を更に向上させることができる。
【0028】
図3を参照して、基板21、側面部14および凸部13の長さの相関関係を説明する。図3(A)は基板21の平面図であり、図3(B)はケース材11の裏面の平面図である。
【0029】
基板21の長手方向の長さをL1、基板21の長手方向に対応するケース材11の対向する側面部14間の長さをL2とする。そして、側面部14に設けられた凸部13の端部間の長さをL3とした場合、L1、L2およびL3の間には次のような関係がある。
L2>L1>L3
即ち、凸部13の端部間の長さが最も短く形成され、側面部14間の長さは最も長く形成されている。そして、基板21の長手方向の長さは、それらの中間の長さである。従って、基板21をケース材11に嵌合させると、基板21の長手方向の側面に凸部13が当接する。そして、基板21の長手方向の側面と側面部14との間には、間隙部が形成される。この間隙部には、熱可塑性樹脂が充填されるので、ケース材11と基板21との接合を強化することができる。
【0030】
図4を参照して、凸部13が設けられていない部分の混成集積回路装置10の断面について説明する。図4(A)は、凸部13が設けられていない部分の長手方向の混成集積回路装置10の断面図である。図4(B)は、図4(A)の嵌合部12付近の断面図である。
【0031】
図4(A)を参照して、基板の21の長手方向に対応する側面部14間の長さは、上述したように、基板21の長手方向の長さよりも大きく形成してある。
【0032】
図4(B)を参照して、凸部13が設けられていない側面部14に於いては、側面部14と基板21の側面との間に、間隙部16が形成される。そして、間隙部16には、熱可塑性樹脂11Bが充填される。このことにより、基板21と側面部14との接合が強化される。更に、嵌合部12の端部と基板21が接合する部分には、熱可塑性樹脂11Bよりなるフィレット17が形成されている。このフィレット17により、基板21とケース材11との接合は強化される。
【0033】
図5を参照して、凸部13が設けられた部分の混成集積回路装置10の断面について説明する。図5(A)は、凸部13が設けられた部分の長手方向の混成集積回路装置10の断面図である。図5(B)は、図5(A)の嵌合部12付近の断面図である。
【0034】
図5(B)を参照して、凸部13が設けらた側面部14に於いては、凸部13が基板21の側面に当接している。上述したように、基板21を嵌合部12に填め込むことによって、側面部14は外側(図面では右側)に湾曲されている。従って、湾曲した側面部14の曲げ応力により、凸部13を介して基板21の側面部14に押圧力が加わっている。このことから、基板21とケース材11との接合は強化される。更に、図4(B)と同じように、嵌合部12の端部と基板21が接合する部分には、熱可塑性樹脂11Bよりなるフィレット17が形成されている。このフィレット17により、基板21とケース材11との接合は更に強化される。
【0035】
図6を参照して、嵌合部12に側面部14が設けられていない部分の混成集積回路装置10の断面について説明する。図6(A)は、嵌合部12に側面部14が設けられていない部分の混成集積回路装置10の断面図である。図6(B)は、図6(A)の嵌合部12付近の断面図である。ここで、嵌合部12に側面部14が設けられていない部分とは、図2を参照して、基板21を嵌合させた際にリード12が導出される辺の嵌合部や、凸部13が設けられている辺に於いて側面部14が設けられていない嵌合部のことをいう。
【0036】
図6(A)を参照して、この断面に於いては、基板21の表面にケース材11の表面に当接部15が当接している。
【0037】
図6(B)を参照して、当接部15の端部が基板21に当接する部分には、熱可塑性樹脂11Bよりなるフィレット17が両側に形成されている。このフィレット17により、基板21とケース材11との接合は強化される。
【0038】
上記したような半導体装置10の構成により、以下に示すような効果を奏することができる。
【0039】
第1に、ケース材11と基板21とは、熱可塑性樹脂11Bによって接合される。更に、基板21の側面は、ケース材11の側面部に設けられた凸部13によって押圧されている。このことから、外気温の上昇等の原因により、熱可塑性樹脂11Bが軟化しても、基板21には押圧力が加わっている。従って、基板21がケース材11から離脱するのを防止することができる。
【0040】
第2に、基板21と、ケース材11との接合部に、熱可塑性樹脂11Bから成るフィレットが形成される。このことから、基板21とケース材11との接合が、更に向上される。
【0041】
第3に、ケース材11の側面部は、凹凸が形成されているので、基板21とケース材11との接合が、更に向上される。
(混成集積回路装置10の製造方法を説明する第2の実施の形態)
図7から図9を参照して、混成集積回路装置10の製造方法を説明する。本実施の形態では、次のような工程により混成集積回路装置10を製造する。即ち、表面に所定の電気回路が形成された基板21の周辺部に熱可塑性樹脂11Bを塗布する工程と、電気回路を封止するケース材11の嵌合部に基板21の周辺部を填め込む工程と、熱可塑性樹脂11Bを硬化させて基板21とケース材11とを結合させる工程等で混成集積回路装置10は製造される。このような各工程を以下にて説明する。
【0042】
第1工程:図7参照
本工程は、基板21の表面に回路素子等からなる電気回路を形成し、この基板21の表面を封止するケース材11を用意する工程である。
【0043】
図7(A)を参照して、基板21の表面に導電パターン23を形成する。ここで、基板が金属基板である場合は、導電パターン23を形成する前の工程で、金属基板の表面を絶縁処理する。そして、半田等の接続手段を介して回路素子22を導電パターン23上に固着する。ここで、回路素子22としては、受動素子および能動素子を全般的に採用できる。更には、樹脂封止された回路装置等を回路素子23として採用しても良い。以上により、表面に所定の電気回路が構成された基板21が用意される。
【0044】
図2(B)を参照して、ケース材11の説明を行う。ケース材11は、樹脂等から形成されており、基板21の表面に形成された電気回路を封止する働きを有する。そして、基板21の側面および周辺部に対応する部分には嵌合部12が設けられている。この嵌合部12と基板の側面および周辺部が嵌合して、ケース材11と基板21は接合されている。
【0045】
嵌合部12は、ケース材11が基板21に接合する面の周辺部に渡って設けられている。そして、対向する嵌合部12の長さは、基板21の対応する辺の長さよりも長く形成されている。即ち、嵌合部12のサイズは、基板21よりも大きく形成されている。そして、基板の短手方向の辺に対応する嵌合部12には、他の側面とは独立した側面部14が設けられている。更に、側面部14には、基板の測面に当接する凸部13が設けられている。対向する凸部13の端部間の長さは、対応する基板の長さよりも小さく形成されている。
【0046】
第2工程:図8参照
本工程は、表面に所定の電気回路が形成された基板21の周辺部に熱可塑性樹脂11Bを塗布し、電気回路を封止するケース材11の嵌合部に基板21の周辺部を填め込む工程である。
【0047】
図8(A)を参照して、表面に所定の電気回路が形成された基板21の周辺部に熱可塑性樹脂11Bを塗布する。そして、ケース材11の嵌合部12に基板21を填め込むようにして、基板21とケース材11とを接合させる。
【0048】
図8(B)を参照して、前述したように、対向する凸部13の端部間の長さは、対応する基板21の長さよりも小さく形成されている。従って、本工程に於いては、基板21の側面は、凸部13の端部付近を削剥しつつ嵌合部12に填め込まれる。従って、凸部13と基板21との側面は強固に接合される。更に、この工程により、側面部14は外側に湾曲される。従って、湾曲した側面部14の曲げ応力により、基板21の側面部に圧力を加えることができる。このことから、熱可塑性樹脂11Bが軟化する温度下に於いても、基板21がケース材11から離脱するのを防止することができる。
【0049】
図8(C)を参照して、ケース材11の嵌合部12と、基板21とが接合する部分には、熱可塑性樹脂11Bから成るフィレット17が形成される。このフィレット17は、基板21を嵌合部12に填め込むことにより形成され、基板21と嵌合部12が当接する部分に形成される。熱可塑性樹脂11Bから成るフィレット17が形成されることにより、基板21とケース材11との接合部分は増大することになる。
【0050】
熱可塑性樹脂11Bは、熱硬化性樹脂と比較すると、硬化するまでに係る時間が非常に短い。具体的には、基板21をケース材11に接合させてから、冷却フィン(図示せず)を用いて混成集積回路装置を冷却させることにより、熱可塑性樹脂11Bは、数秒間で硬化する。従って、乾燥炉等にて樹脂を硬化させるアフターキュアの工程を省いて、次の工程を行うことができる。
【0051】
図9を参照して、従来の混成集積回路装置の製造方法と、本発明の混成集積回路装置の製造方法との比較を行う。図9(A)は従来の混成集積回路装置の製造方法を示すフローチャートであり、図9(B)は本発明の混成集積回路装置の製造方法を示すフローチャートである。
【0052】
図9(A)を参照して、従来の混成集積回路装置の製造方法は、基板に回路を形成する工程と、熱硬化性樹脂を塗布する工程と、ケース材に基板を嵌合させる工程と、熱硬化性樹脂を硬化させる工程と、リードをカットする工程等とを有している。この中でも、熱硬化性樹脂を硬化させる工程は、熱硬化性樹脂を硬化させるのに、数時間を要していた。従って、連続したライン(インライン)で混成集積回路装置を製造することが難しかった。
【0053】
図9(B)を参照して、本発明の混成集積回路装置の製造方法は、図9(A)と比較すると、樹脂を硬化する工程を省いたものと成っている。これは、従来の熱硬化性樹脂に替えて熱可塑性樹脂を採用したのが原因である。つまり、熱可塑性樹脂は、熱硬化性樹脂と比較すると硬化するまでの時間が非常に短いので、乾燥炉等にて樹脂を硬化させるアフターキュアの工程を必要としない。具体的には、熱可塑性樹脂は、冷却させることにより、塗布されてから数秒間で硬化させることができる。このことから、混成集積回路装置を製造する工程をインラインで連続して行うことができる。
【0054】
上記したような混成集積回路装置10の製造方法により、以下に示すような効果を奏することができる。
【0055】
即ち、硬化するまでの所要時間が非常に短い熱可塑性樹脂11Bを使用して、基板21とケース材11とを接合させるので、両者の接合に係る時間を短縮化することができる。従って、連続したライン(インライン)で混成集積回路装置10を製造することができる。
【0056】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【0057】
第1に、ケース材11と基板21とは、基板21の周辺部に塗布された熱可塑性樹脂11Bによって接合させる。更に、基板21の側面は凸部13により押圧されている。このことから、混成集積回路装置10の温度が上昇して、熱可塑性樹脂11Bが軟化しても、基板21には凸部13により押圧力が加わっている。従って、ケース材11と基板21が分離することを防止することができる。
【0058】
第2に、基板21とケース材11との接合部に、熱可塑性樹脂11Bから成るフィレットが形成される。このことから、基板21とケース材11との接合が、更に向上される。
【0059】
第3に、硬化するまでの所要時間が非常に短い熱可塑性樹脂11Bを使用して、基板21とケース材11とを接合させるので、両者の接合に係る時間を短縮化することができる。従って、連続したライン(インライン)で混成集積回路装置10を製造することができる。従って生産性を向上させることができる。
【図面の簡単な説明】
【図1】本発明の混成集積回路装置の斜視図(A)、断面図(B)、斜視図(C)である。
【図2】本発明の混成集積回路装置に使用するケース材の斜視図である。
【図3】本発明の混成集積回路装置に使用する基板の平面図(A)、ケース材の平面図(B)である。
【図4】本発明の混成集積回路装置の断面図(A)、断面図(B)である。
【図5】本発明の混成集積回路装置の断面図(A)、断面図(B)である。
【図6】本発明の混成集積回路装置の断面図(A)、断面図(B)である。
【図7】本発明の混成集積回路装置の製造方法を説明する断面図(A)、斜視図(B)である。
【図8】本発明の混成集積回路装置の製造方法を説明する断面図(A)、断面図(B)、断面図(C)である。
【図9】従来の混成集積回路装置の製造方法を示すフローチャート(A)、本発明の混成集積回路装置の製造方法を示すフローチャート(B)である。
【図10】従来の混成集積回路装置を説明する斜視図(A)、断面図(B)である。

Claims (8)

  1. 表面に所定の電気回路が構成された基板と、
    前記基板の周辺部に対応する部分に嵌合部を有するケース材と、
    前記基板の周辺部に塗布され、前記基板と前記ケース材とを接合させる樹脂とを有する混成集積回路装置に於いて、
    前記樹脂として熱可塑性樹脂を採用し、
    前記基板の側面に対応する前記嵌合部の側面部に凸部を設け、前記凸部が前記基板の側面に当接して前記基板側面に押圧力を加えることにより、
    前記熱可塑性樹脂が軟化する温度下で使用されるに際して、
    前記基板がケース材から離脱するのを防止することを特徴とする混成集積回路装置。
  2. 前記側面部に、複数個の前記凸部を設けたことを特徴とする請求項1記載の混成集積回路装置。
  3. 対向する前記凸部の端部の間の長さは、対応する前記基板の長さよりも短いことを特徴とする請求項1記載の混成集積回路装置。
  4. 対向する前記嵌合部の側面部の間の長さを、対応する前記基板の長さよりも長くすることで、前記基板の側面と前記嵌合部の側面部との間に、間隙部を形成し、前記間隙部に前記熱可塑性樹脂が充填されることを特徴とする請求項1記載の混成集積回路装置。
  5. 前記ケース材には、前記基板の表面に当接する当接部が設けられ、前記当接部に塗布された熱可塑性樹脂により、前記基板の表面と前記当接部との接合部にフィレットを形成することを特徴とする請求項1記載の混成集積回路装置。
  6. 前記凸部を有する前記嵌合部の側面部は、他の前記嵌合部の側面部と独立して設け、前記基板の側面を前記凸部に当接させることで前記側面部を外側に湾曲させ、湾曲した前記側面部の曲げ応力により、前記基板の側面に前記凸部を介して押圧力を加えて、前記基板と前記ケース材との接合を強化させることを特徴とする請求項1記載の混成集積回路装置。
  7. 表面に所定の電気回路が形成された基板の周辺部に樹脂を塗布する工程と、
    前記電気回路を封止するケース材の嵌合部に前記基板の前記周辺部を填め込む工程と、
    前記樹脂を硬化させて前記基板と前記ケース材とを結合させる工程とを有する混成集積回路装置の製造方法に於いて、
    前記樹脂として熱可塑性樹脂を採用し、
    前記基板を填め込む工程では、前記基板の側面に対応する前記嵌合部の側面部に凸部を設け、前記基板の側面を前記凸部に当接させることにより、前記基板と前記ケース材との結合を強化し、
    連続したラインで前記熱可塑性樹脂を硬化させることを特徴とする混成集積回路装置の製造方法。
  8. 対向する前記嵌合部に設けられた前記凸部の端部の間の長さは、対応する前記基板の長さよりも短く形成され、前記基板を前記嵌合部に填め込むことにより前記凸部の端部付近は削剥されて、削剥された前記凸部が前記基板の側面に当接することにより、前記基板と前記ケース材との結合が強化されることを特徴とする請求項7記載の混成集積回路装置の製造方法。
JP2002052000A 2002-02-27 2002-02-27 混成集積回路装置およびその製造方法 Expired - Fee Related JP3819787B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002052000A JP3819787B2 (ja) 2002-02-27 2002-02-27 混成集積回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002052000A JP3819787B2 (ja) 2002-02-27 2002-02-27 混成集積回路装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003258145A JP2003258145A (ja) 2003-09-12
JP3819787B2 true JP3819787B2 (ja) 2006-09-13

Family

ID=28663831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002052000A Expired - Fee Related JP3819787B2 (ja) 2002-02-27 2002-02-27 混成集積回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3819787B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7238565B2 (ja) 2019-04-12 2023-03-14 富士電機株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2003258145A (ja) 2003-09-12

Similar Documents

Publication Publication Date Title
US7655506B2 (en) Leadless type semiconductor package, and production process for manufacturing such leadless type semiconductor package
TWI400013B (zh) 具可撓性引線之表面安裝晶片電阻及其製法
JPH0448767A (ja) 樹脂封止型半導体装置
JPH1145958A (ja) 表面実装部品及びその製造方法
JP2002223004A (ja) パッケージ成形体と発光装置
US20050280018A1 (en) Light-emitting diode
JP3522177B2 (ja) 半導体装置の製造方法
JP3819787B2 (ja) 混成集積回路装置およびその製造方法
TWM539698U (zh) 具改良式引腳的導線架預成形體
JP4189161B2 (ja) リードフレーム及び半導体装置並びにそれらの製造方法
JP2001118868A (ja) 表面実装部品及びその製造方法
JPH10200217A (ja) プリント配線板製造用のフレキシブル基板
JPH03123067A (ja) リードフレーム及び半導体装置
JP4050200B2 (ja) 半導体装置の製造方法および半導体装置
JP2000323646A (ja) 絶縁材料ケース及び半導体装置
JP2000183468A (ja) 樹脂成形配線板及びその製造方法
JPH077033A (ja) 電子部品搭載装置の製造方法
JP3851541B2 (ja) チップ部品およびその製造方法
JPH03283646A (ja) 半導体装置
JPH0878599A (ja) 集積回路パッケージ及びその製造方法
JP2004087717A (ja) 電子部品
JP2001230370A (ja) 半導体装置の製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP4655300B2 (ja) リードフレーム
JP4009256B2 (ja) 半導体装置、及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050214

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060615

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090623

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100623

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110623

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120623

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130623

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees